基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114784103A(43)申请公布日2022.07.22(21)申请号202210233913.2(22)申请日2022.03.09(71)申请人西安电子科技大学广州研究院地址510555广东省广州市黄埔区中新知识城海丝中心B5、B6、B7栋(72)发明人李祥东王萌袁嘉惠张进成郝跃(74)专利代理机构西安嘉思特知识产权代理事务所(普通合伙)61230专利代理师刘长春(51)Int.Cl.H01L29/778(2006.01)H01L23/31(2006.01)H01L21/56(2006.01)H01L21/335(2006.01)权利要求书2页说明书5页附图5页(54)发明名称基于硅钝化的p-GaN栅增强型MIS-HEMT器件及其制备方法(57)摘要本发明公开了一种基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件及其制备方法，所述器件包括自下而上依次设置的衬底层、成核层、缓冲层、沟道层和势垒层，所述势垒层的两侧分别开设有隔离区，所述隔离区自所述势垒层的上表面延伸至所述缓冲层的上表面；所述势垒层的上表面的中间位置自下而上依次设置有帽层、钝化层、氧化层和栅电极，所述势垒层的上表面两侧分别设置有源电极和漏电极。本发明通过在帽层上淀积钝化层，能够隔离氧化层与势垒层，大幅度钝化p‑GaN材料的表面态和缺陷，有效提升p‑GaN栅极耐压性，改善器件的阈值电压漂移，增大输出电流，减小栅极泄露电流。CN114784103ACN114784103A权利要求书1/2页1.一种基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件，其特征在于，包括自下而上依次设置的衬底层(1)、成核层(2)、缓冲层(3)、沟道层(4)和势垒层(5)，所述势垒层(5)的两侧分别开设有隔离区(7)，所述隔离区(7)自所述势垒层(5)的上表面延伸至所述缓冲层(3)的上表面；所述势垒层(5)的上表面的中间位置自下而上依次设置有帽层(6)、钝化层(8)、氧化层(9)和栅电极(10)，所述势垒层(5)的上表面两侧分别设置有源电极(11)和漏电极(12)。2.根据权利要求1所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件，其特征在于，所述成核层(2)为厚度50～400nm的AlN成核层，所述缓冲层(3)为厚度200～8000nm的AlGaN缓冲层，所述沟道层(4)为厚度50～500nm的GaN沟道层，所述势垒层(5)为厚度10～30nm的AlxGa1‑xN势垒层，其中x＝0.1～0.5。3.根据权利要求1所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件，其特征在于，所述帽层(6)为厚度80～150nm的Mg掺杂p‑GaN帽层，其中，Mg的掺杂浓度为1018～1020cm‑3。4.根据权利要求1所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件，其特征在于，所述隔离区(7)为在所述缓冲层(3)和所述沟道层(4)中进行N离子注入进行的N离子注入区。5.根据权利要求1所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件，其特征在于，所述钝化层(8)为厚度1～5nm的Si钝化层，所述氧化层(9)为厚度0.5～2nm的SiO2氧化层。6.根据权利要求1至5中任一项所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件，其特征在于，所述势垒层(5)的上表面覆盖有表面钝化层(13)，且所述源电极(10)、所述漏电极(11)和所述栅电极(12)的上表面至少一部分未被所述表面钝化层(13)所覆盖。7.一种基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件的制备方法，其特征在于，包括：S1：选取衬底并在衬底上依次生长成核层、缓冲层、沟道层、势垒层和帽层；S2：在所述帽层的两侧进行离子注入，形成延伸至所述缓冲层上表面的隔离区；S3：在所述帽层的上表面依次生长钝化层和氧化层；S4：刻蚀掉栅极区域之外的钝化层、氧化层和帽层，仅保留所述栅极区域的钝化层、氧化层和帽层；S5：在所述栅极区域的氧化层上表面淀积栅电极；S6：在源极区域和漏极区域分别淀积源极金属和漏极金属，并在退火后形欧姆接触。8.根据权利要求7所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件的制备方法，其特征在于，所述S1包括：S11：选取Si、SiC或蓝宝石衬底，并清洗；S12：在所述衬底上依次生长厚度为50～500nm的AlN成核层、厚度为200～8000nm的AlGaN缓冲层、厚度为50～500nm的GaN沟道层、厚度为10～30nm的AlxGa1‑xN势垒层，厚度为80～150nm的Mg掺杂p‑GaN帽层，其中x＝0.1～0.5。9.根据权利要求8所述的基于硅钝化的p‑GaN栅增强型MIS‑HEMT器件的制备方法，其特征在于，所述S3包括