预览加载中,请您耐心等待几秒...
1/8
2/8
3/8
4/8
5/8
6/8
7/8
8/8

在线预览结束,喜欢就下载吧,查找使用更方便

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115172178A(43)申请公布日2022.10.11(21)申请号202210932038.7H01L23/31(2006.01)(22)申请日2022.08.04(71)申请人江苏中科智芯集成科技有限公司地址221000江苏省徐州市徐州经济技术开发区创业路26号101厂房(72)发明人姚大平(74)专利代理机构北京睿智保诚专利代理事务所(普通合伙)11732专利代理师韩迎之(51)Int.Cl.H01L21/50(2006.01)H01L21/60(2006.01)H01L25/18(2006.01)H01L23/498(2006.01)H01L23/538(2006.01)权利要求书1页说明书3页附图3页(54)发明名称一种利用载板的芯片垂直集成封装结构及其制备方法(57)摘要本发明公开了一种利用载板的芯片垂直集成封装结构及其制备方法,涉及集成电路三维封装技术领域,具体步骤为:在第一芯片的焊盘上制备铜柱凸点,在第二芯片的焊盘上制备锡凸点;基于第二芯片将载板任一表面的导电金属层露出;基于第一芯片在载板另一表面采用激光钻孔方法将载板内金属层露出,形成第一导电盲孔;分别将第一芯片和第二芯片按照不同的方法设置于载板的两侧,完成封装模块的制备;本发明通过载板实现对多种尺寸、不同功能芯片高度集成的可靠封装。CN115172178ACN115172178A权利要求书1/1页1.一种利用载板的芯片垂直集成封装结构的制备方法,其特征在于,具体步骤为:分别对第一芯片(1)和第二芯片(3)进行凸点制备;根据第一芯片(1)和第二芯片(3),制备对应的具有多层导线的载板(5);分别将第一芯片(1)和第二芯片(3)按照不同的方法设置于载板(5)的两侧。2.根据权利要求1所述的一种利用载板的芯片垂直集成封装结构的制备方法,其特征在于,分别对第一芯片(1)和第二芯片(3)进行凸点制备,具体为:在第一芯片(1)的焊盘上制备铜柱凸点(2);在第二芯片(3)的焊盘上制备锡凸点(4)。3.根据权利要求2所述的一种利用载板的芯片垂直集成封装结构的制备方法,其特征在于,载板(5)的制备方法为:基于第二芯片(3)将载板(5)任一表面的导电金属层(7)露出;基于第一芯片(1)在载板(5)另一表面采用激光钻孔方法将载板(5)内金属层露出,形成第一导电盲孔(6)。4.根据权利要求3所述的一种利用载板的芯片垂直集成封装结构的制备方法,其特征在于,第一芯片(1)的固定方法为:将第一芯片(1)的铜柱凸点(2)对位贴附到载板(5)的第一导电盲孔(6)里;回流焊接铜柱凸点(2)和载板(5)的第一导电盲孔(6)接口;在第一芯片(1)周围填充底填胶(9),固化包覆第一芯片(1);在第一芯片(1)外围区域采用激光钻孔露出载板(5)内对外互连的金属接口,形成第二导电盲孔(8)。5.根据权利要求4所述的一种利用载板的芯片垂直集成封装结构的制备方法,其特征在于,第二芯片(3)的固定方法为:在第二导电盲孔(8)里填充含有导电金属的膏/胶,并软烘烤金属化;对载板(5)的对应面进行表面处理,并将第二芯片(3)倒贴在载板(5)露出的导电金属层(7)上;回流焊接第二芯片(3)的锡凸点(4)完成导电互连;在第二芯片(3)周围涂敷底填胶(9),包覆第二芯片(3);对第二导电盲孔(8)印刷锡球(10),并回流焊接。6.根据权利要求1所述的一种利用载板的芯片垂直集成封装结构的制备方法,其特征在于,载板(5)为印刷电路板或基板。7.一种利用载板的芯片垂直集成封装结构,其特征在于,包括载板(5),第一芯片(1)、第二芯片(3);第一芯片(1)和第二芯片(3)分别位于载板(5)的两侧;第一芯片(1)通过铜柱凸点(2)设置于载板(5)上对应的第一导电盲孔(6)中,通过回流焊接固定;第二芯片(3)通过锡凸点(4)与载板(5)表面的导电金属层(7)回流焊接固定。8.根据权利要求7所述的一种利用载板的芯片垂直集成封装结构,其特征在于,载板(5)上还包括第二导电盲孔(8),第二导电盲孔(8)与第一芯片(1)同面。2CN115172178A说明书1/3页一种利用载板的芯片垂直集成封装结构及其制备方法技术领域[0001]本发明涉及集成电路三维封装技术领域,更具体的说是涉及一种利用载板的芯片垂直集成封装结构及其制备方法。背景技术[0002]集成电路封装技术一直追随芯片的发展而进展,从单芯片封装向三维封装拓展,封装密度不断提高,有力地推动电子信息产品小型化、功能化,出于体积、处理速度和电性特性等各方面的综合考虑的前提基础下,系统级封装的发展受到广泛地关注与重视。三维封装因其具有高密度整合、多功能等诸多显著的优势而成为通讯类半导体器件封装技术的主流,特别适合于闪灯控制、