改善晶圆翘曲的方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115206792A(43)申请公布日2022.10.18(21)申请号202210899597.2(22)申请日2022.07.28(71)申请人华虹半导体（无锡）有限公司地址214028江苏省无锡市新吴区新洲路30号(72)发明人吴家辉张宾蒋与浩夏瑞(74)专利代理机构上海浦一知识产权代理有限公司31211专利代理师刘昌荣(51)Int.Cl.H01L21/28(2006.01)H01L29/40(2006.01)H01L29/423(2006.01)H01L21/336(2006.01)权利要求书1页说明书3页附图2页(54)发明名称改善晶圆翘曲的方法(57)摘要本发明提供一种改善晶圆翘曲的方法，提供形成有沟槽的衬底和沉积机台，衬底上形成有硬掩膜层，将衬底置于沉积机台的工艺腔室中；在工艺腔室内的温度调节为第一温度，之后在衬底上沉积填充沟槽的第一薄膜层；在工艺腔室内的温度升高至第二温度，之后在第一薄膜层上沉积第二薄膜层。本发明在低温时沉积一定厚度的栅极层，实现沟槽填充；再将炉管升温沉积剩余厚度的栅极层；改善SGT产品翘曲的同时提升了产能。CN115206792ACN115206792A权利要求书1/1页1.一种改善晶圆翘曲的方法，其特征在于，至少包括：步骤一、提供形成有沟槽的衬底和沉积机台，所述衬底上形成有硬掩膜层，将所述衬底置于所述沉积机台的工艺腔室中；步骤二、在所述工艺腔室内的温度调节为第一温度，之后在所述衬底上沉积填充所述沟槽的第一薄膜层；步骤三、在所述工艺腔室内的温度升高至第二温度，之后在所述第一薄膜层上沉积第二薄膜层。2.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于：步骤一中的所述衬底为硅衬底。3.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于：步骤一中所述硬掩膜层的材料为二氧化硅。4.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于：步骤二中所述第一薄膜层的材料为多晶硅。5.根据权利要求4所述的改善晶圆翘曲的方法，其特征在于：步骤二中所述第一温度为510至550摄氏度。6.根据权利要求5所述的改善晶圆翘曲的方法，其特征在于：步骤二中所述第一薄膜层的厚度为3000至5000埃。7.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于：步骤三中所述第二薄膜层的材料为多晶硅。8.根据权利要求7所述的改善晶圆翘曲的方法，其特征在于：步骤三中所述第二温度为560至595摄氏度。9.根据权利要求8所述的改善晶圆翘曲的方法，其特征在于：步骤三中所述第二薄膜层的厚度为7000至9000埃。10.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于：步骤一中所述沉积机台为化学气相沉积机台。11.根据权利要求1所述的改善晶圆翘曲的方法，其特征在于：所述方法用于屏蔽栅沟槽型器件的制造。12.根据权利要求11所述的改善晶圆翘曲的方法，其特征在于：所述屏蔽栅沟槽型器件的栅极层厚度为12000埃。2CN115206792A说明书1/3页改善晶圆翘曲的方法技术领域[0001]本发明涉及半导体技术领域，特别是涉及一种改善晶圆翘曲的方法。背景技术[0002]立式炉管机台是半导体生产线前道工序的重要工艺设备之一，用于大规模集成电路、分立器件、电力电子、光电器件和光导纤维等行业的扩散、氧化、退火及合金等工序。[0003]SGT(ShieldedGateTransistor,屏蔽栅极沟槽)由于槽深存在应力大的问题，在栅极层作业时容易触发警报和造成晶圆损坏。[0004]目前SGT栅极(12KA)填充采用三步分布沉积，降低了破片风险；但是降低了FAB的产能。[0005]未解决上述问题，需要一种新型的改善晶圆翘曲的方法。发明内容[0006]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善晶圆翘曲的方法，用于解决现有技术中SGT器件由于槽深存在应力大的问题，在栅极层作业时容易触发警报和造成晶圆损坏，目前SGT栅极填充采用三步分布沉积，降低了破片风险；但是降低了FAB的产能的问题。[0007]为实现上述目的及其他相关目的，本发明提供一种改善晶圆翘曲的方法，包括：[0008]步骤一、提供形成有沟槽的衬底和沉积机台，所述衬底上形成有硬掩膜层，将所述衬底置于所述沉积机台的工艺腔室中；[0009]步骤二、在所述工艺腔室内的温度调节为第一温度，之后在所述衬底上沉积填充所述沟槽的第一薄膜层；[0010]步骤三、在所述工艺腔室内的温度升高至第二温度，之后在所述第一薄膜层上沉积第二薄膜层。[0011]优选地，步骤一中的所述衬底为硅衬底。[0012]优选地，步骤一中所述硬掩膜层的材料为二氧化硅。[0013]优选地，步骤二中所述第一薄膜层的材料为多晶硅。[0014]优选地，步骤二中所述第一温度为510