集成电路结构.pdf

(19)中华人民共和国国家知识产权局*CN101877360A*(12)发明专利申请(10)申请公布号CN101877360A(43)申请公布日2010.11.03(21)申请号201010131804.7(22)申请日2010.03.16(30)优先权数据61/174,3582009.04.30US12/616,0732009.11.10US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹市(72)发明人柯志欣万幸仁(74)专利代理机构隆天国际知识产权代理有限公司72003代理人姜燕邢雪红(51)Int.Cl.H01L29/78(2006.01)H01L29/778(2006.01)H01L21/336(2006.01)权利要求书2页说明书4页附图4页(54)发明名称集成电路结构(57)摘要本发明公开一种集成电路结构，包括一基底；一沟道层，位于基底上方，其中沟道层由一第一三五族化合物半导体材料所构成；一高掺杂半导体层，位于沟道层上方；一栅极介电层，穿过并接触高掺杂半导体层的一侧壁；以及一栅极电极，位于栅极介电层的一底部。栅极介电层包括一侧壁部位于栅极电极的一侧壁上。本发明公开的集成电路结构能够降低源极和漏极的电阻并且增加晶体管的导通电流。CN108736ACN101877360A权利要求书1/2页1.一种集成电路结构，包括：一基底；一沟道层，位于该基底上方，其中该沟道层由包括三族及五族元素的一第一三五族化合物半导体材料所构成；一高掺杂半导体层，位于该沟道层上方；一栅极介电层，穿过并接触该高掺杂半导体层的一侧壁；以及一栅极电极，位于该栅极介电层的一底部，其中该栅极介电层包括一侧壁部位于该栅极电极的一侧壁上。2.如权利要求1所述的集成电路结构，还包括一栅极间隙壁，包括一底部与该高掺杂半导体层的一上表面的一第一部接触，以及一侧壁与该栅极介电层的该侧壁部接触。3.如权利要求2所述的集成电路结构，其中高掺杂半导体层的该上表面包括一第二部，其未与该栅极间隙壁的该底部接触，且其中该第一部与该第二部切齐。4.如权利要求1所述的集成电路结构，其中该栅极介电层的该底部的一下表面大抵切齐该高掺杂半导体层的一下表面。5.如权利要求1所述的集成电路结构，其中该高掺杂半导体层包括一半导体材料选自于由硅、锗、碳、及其组合所组成的族群，且其中该高掺杂半导体层所掺杂的一杂质选自于由p型杂质及n型杂质所组成的族群且浓度大于1×1018/cm3。6.如权利要求1所述的集成电路结构，其中该高掺杂半导体层包括一第二三五族化合物半导体材料，且其中该高掺杂半导体层所掺杂的一杂质选自于由Si、Zn、Be及其组合所组成的族群且浓度大于1×1018/cm3。7.如权利要求1所述的集成电路结构，还包括一金属层，位于该高掺杂半导体层上方。8.一种集成电路结构，包括：一基底；一下阻挡层，位于该基底上方；一沟道层，位于该下阻挡层上方，包括由三族及五族元素所构成的一第一化合物半导体材料；一上阻挡层，位于该沟道层上方，其中该下阻挡层与该上阻挡层的能隙大于该通到层的一能隙；一高掺杂半导体层，位于该上阻挡层上方且与其接触，其中该高掺杂半导体层所掺杂的一杂质具有大于1×1018/cm3的浓度；一栅极结构，自该高掺杂半导体层上方延伸至该高掺杂半导体层内，其中该栅极结构与该上阻挡层接触；以及一栅极间隙壁，位于该栅极结构的一侧壁上，其中该高掺杂半导体层延伸于该栅极间隙壁的正下方。9.如权利要求8所述的集成电路结构，其中该栅极结构的该侧壁包括一部位与该高掺杂半导体层的一侧壁接触。10.如权利要求8所述的集成电路结构，其中该栅极结构包括：一栅极介电层，包括一底部及一侧壁部；以及一栅极电极，位于该栅极介电层的该底部，其中该栅极介电层的该侧壁部通过该栅极2CN101877360A权利要求书2/2页间隙壁而与该栅极电极隔开。11.如权利要求8所述的集成电路结构，其中该栅极结构的一下表面大抵切齐该高掺杂半导体层的一下表面。12.如权利要求8所述的集成电路结构，其中该高掺杂半导体层包括一半导体材料选自于由硅、锗、碳、及其组合所组成的族群，且其中该杂质选自于由p型杂质及n型杂质所组成的族群。13.如权利要求8所述的集成电路结构，其中该高掺杂半导体层包括一三五族化合物半导体材料，且其中该杂质选自于由Si、Zn及Be所组成的族群。3CN101877360A说明书1/4页集成电路结构技术领域[0001]本发明涉及一种集成电路结构，尤其涉及一种包括三五(III-V)族化合物半导体的晶体管及其制造方法。背景技术[0002]金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管的速度与MOS晶体管的导通电流紧紧相关，而导通电流又与电荷的迁移率(mobility)紧紧相关。举例而言，当NM