一种CMOS器件及其制作方法.pdf

(19)中华人民共和国国家知识产权局*CN102664166A*(12)发明专利申请(10)申请公布号CN102664166A(43)申请公布日2012.09.12(21)申请号201210175119.3(22)申请日2012.05.31(71)申请人中国科学院上海微系统与信息技术研究所地址200050上海市长宁区长宁路865号(72)发明人姜海涛狄增峰卞建涛薛忠营魏星张苗王曦(74)专利代理机构上海光华专利事务所31219代理人李仪萍(51)Int.Cl.H01L21/8238(2006.01)H01L27/092(2006.01)权利要求书权利要求书1页1页说明书说明书55页页附图附图44页(54)发明名称一种CMOS器件及其制作方法(57)摘要本发明提供一种CMOS器件及其制作方法，于具有SiO2层的Si衬底中分别形成第一深度的第一凹槽及大于所述第一深度的第二深度的第二凹槽，于所述第一凹槽及第二凹槽内分别形成Ge层、止刻层以及Ⅲ-Ⅴ族半导体层，然后采用选择性腐蚀技术刻蚀上述结构至所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层处于同一平面，最后在所述Ge层上制作PMOS器件，在所述Ⅲ-Ⅴ族半导体层上制作NMOS器件以完成所述CMOS器件的制作。本发明只需在外延后通过选择性腐蚀工艺及抛光工艺即可获得具有Ge层及Ⅲ-Ⅴ族半导体层混合材料沟道的衬底，工艺简单，有利于降低成本；在该衬底上制备CMOS器件，具有较高的工作速度，有利于提高器件的性能。CN10264ACN102664166A权利要求书1/1页1.一种CMOS器件的制作方法，其特征在于，所述制作方法至少包括步骤：1）提供一Si衬底，并于所述Si衬底上形成具有第一厚度的SiO2层；2）刻蚀所述SiO2层及Si衬底，形成至少一个达到第一深度的第一凹槽；并刻蚀所述SiO2层及Si衬底，形成至少一个达到第二深度的第二凹槽，且所述第二深度大于所述第一深度；3）于所述第一凹槽及第二凹槽内形成Ge层，且使所述第一凹槽内的Ge层的上表面高于所述Si衬底的上表面，所述第二凹槽内的Ge层的上表面低于所述Si衬底的上表面；4）于所述Ge层表面形成止刻层；5）于所述止刻层表面形成Ⅲ-Ⅴ族半导体层，且使所述第二凹槽内的Ⅲ-Ⅴ族半导体层的上表面高于所述第一凹槽内的Ge层的上表面；6）刻蚀上述所得结构的表面直至露出所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层的上表面处于同一平面；7）于所述Ge层制备PMOS器件，于所述Ⅲ-Ⅴ族半导体层制备NMOS器件。2.根据权利要求1所述的CMOS器件的制作方法，其特征在于：采用选择性外延技术形成所述Ge层、止刻层以及Ⅲ-Ⅴ族半导体层。3.根据权利要求1所述的CMOS器件的制作方法，其特征在于：所述Ⅲ-Ⅴ族半导体层的材料为GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb或上述材料的任意组合。4.根据权利要求3所述的CMOS器件的制作方法，其特征在于：所述止刻层为SixGeyCzSn(1-x-y-z)层、组分不同于所述Ⅲ-Ⅴ族半导体层的第二Ⅲ-Ⅴ族半导体层、B或P掺杂的SiGe层、B或P掺杂的Ⅲ-Ⅴ族半导体层。5.根据权利要求1所述的CMOS器件的制作方法，其特征在于：所述步骤6）中，先采用选择性腐蚀技术刻蚀上述所得结构的表面至所述第一凹槽内的止刻层，然后继续刻蚀直至露出所述第一凹槽内的Ge层，并使所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层的表面处于同一平面。6.根据权利要求1所述的CMOS器件的制作方法，其特征在于：所述步骤6）还包括采用机械化学抛光法对所述Ge层、SiO2层及Ⅲ-Ⅴ族半导体层表面进行抛光的步骤。7.根据权利要求1所述的CMOS器件的制作方法，其特征在于：所述步骤7）至少包括步骤：7-1）对所述Ge层进行N型导电类型离子注入形成N阱，对所述Ⅲ-Ⅴ族半导体层进行P型导电类型离子注入形成P阱；7-2）于所述Ge层表面及Ⅲ-Ⅴ族半导体层表面制作栅区结构；7-3）对所述Ge层进行P型导电类型离子注入以在所述栅区结构两侧形成PMOS管的源区及漏区；7-4）对所述Ⅲ-Ⅴ族半导体层进行N型导电类型离子注入以在所述栅区结构两侧形成NMOS管的源区及漏区；7-5）制备PMOS管及NMOS管的源电极及漏电极。8.一种依据权利要求1~7任意一项所述的CMOS器件的制作方法所制作的CMOS器件。2CN102664166A说明书1/5页一种CMOS器件及其制作方法技术领域[0001]本发明属于半导体领域，特别是涉及一种CMOS器件及其制作方法。背景技术[0002]金属氧化物半导体场效应(MOS)晶体管可分为N沟道与P沟道两大类，P沟道硅MOS场效应晶体管在N型硅衬底上有两个