一种CMOS器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107316837A(43)申请公布日2017.11.03(21)申请号201710565796.9(22)申请日2017.07.12(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号中国科学院微电子研究所(72)发明人殷华湘姚佳欣叶甜春赵超(74)专利代理机构北京集佳知识产权代理有限公司11227代理人党丽王宝筠(51)Int.Cl.H01L21/8238(2006.01)H01L27/092(2006.01)权利要求书1页说明书5页附图3页(54)发明名称一种CMOS器件及其制造方法(57)摘要本发明提供一种CMOS器件的制造方法，包括：提供衬底，所述衬底上具有沟道区域以及沟道区域上的栅介质层；在所述栅介质层上形成阻挡层；在所述阻挡层上形成功函数层；在所述功函数层上形成金属层；其中，在形成所述阻挡层之后，和/或形成所述功函数层之后，和/或形成所述金属层之后，还包括：进行等离子掺杂，等离子掺杂的离子为四族元素的离子。该方法调节阈值的控制精度高，且工艺灵活度高、简单易行，更适用于小尺寸器件中的多阈值的调控。CN107316837ACN107316837A权利要求书1/1页1.一种CMOS器件的制造方法，其特征在于，包括：提供衬底，所述衬底上具有沟道区域以及沟道区域上的栅介质层；在所述栅介质层上形成阻挡层；在所述阻挡层上形成功函数层；在所述功函数层上形成金属层；其中，在形成所述阻挡层之后，和/或形成所述功函数层之后，和/或形成所述金属层之后，还包括：进行等离子掺杂，等离子掺杂的离子为四族元素的离子。2.根据权利要求1所述的制造方法，其特征在于，所述沟道区域为鳍或纳米线。3.根据权利要求1所述的制造方法，其特征在于，所述阻挡层包括：TiN、TaN、TiNx、TaNx或TiNSi。4.根据权利要求1所述的制造方法，其特征在于，所述CMOS器件为NMOS，所述功函数层包括：Al、TiAl、TiAlx、TiAlCx、TiCx或TaCx。5.根据权利要求1所述的制造方法，其特征在于，所述CMOS器件为PMOS，所述功函数层包括：TiN、TaN、TiNx、TaNx或TiNSi。6.根据权利要求1所述的制造方法，其特征在于，所述金属层包括：Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er或La，或这些金属的合金以及这些金属的氮化物。7.根据权利要求1-6中任一项所述的制造方法，其特征在于，所述等离子掺杂的离子为Si4+、C+或Ge+。8.一种CMOS器件，其特征在于，包括：衬底，所述衬底上具有沟道区域以及沟道区域上的栅介质层；所述栅介质层上的阻挡层；所述阻挡层上的功函数层；所述功函数层上的金属层；其中，在所述阻挡层和/或功函数层和/或金属层中具有等离子掺杂的离子，等离子掺杂的离子为四族元素的离子。9.根据权利要求8所述的器件，其特征在于，所述沟道区域为鳍或纳米线。10.根据权利要求8或9所述的器件，其特征在于，所述等离子掺杂的离子为Si4+、C+或Ge+。2CN107316837A说明书1/5页一种CMOS器件及其制造方法技术领域[0001]本发明涉及半导体器件及其制造领域，特别涉及一种CMOS器件及其制造方法。背景技术[0002]随着集成电路的集成度不断提高，器件的尺寸不断减小，传统的平面的CMOS(互补金属氧化物半导体)器件很难继续减小关键尺寸，立体器件，如FINFET(鳍式场效应晶体管)器件。[0003]在进入纳米节点之后，CMOS器件的阈值电压的调节一直是器件制造中的重点和难点，目前，主要通过离子注入、栅宽(GateLength)、栅介质层厚度以及功函数层来调节器件的阈值电压，而随着器件尺寸的进一步减小，尤其是进入10nm节点以下时，需要对多个阈值电压进行调节，而且由于尺寸减小带来的空间限制及寄生效应的影响，对阈值的调节提出了更高的要求，这些传统的方法已经不能很好地实现多阈值的调控。发明内容[0004]有鉴于此，本发明的目的在于提供一种CMOS器件及其制造方法，实现阈值电压的调节。[0005]为实现上述目的，本发明有如下技术方案：[0006]一种CMOS器件的制造方法，包括：[0007]提供衬底，所述衬底上具有沟道区域以及沟道区域上的栅介质层；[0008]在所述栅介质层上形成阻挡层；[0009]在所述阻挡层上形成功函数层；[0010]在所述功函数层上形成金属层；[0011]其中，在形成所述阻挡层之后，和/或形成所述功函数层之后，和/或形成所述金属层之后，还包括：进行等离子掺杂，等离子掺杂的离子为四族元素的离子。[0012]可选地，所述沟道区域为鳍或纳米线。[0013]可选地，