CMOS器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114664740A(43)申请公布日2022.06.24(21)申请号202210247958.5(22)申请日2022.03.14(71)申请人上海集成电路装备材料产业创新中心有限公司地址201821上海市嘉定区叶城路1288号6幢申请人上海集成电路研发中心有限公司(72)发明人曹志军刘轶群(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237专利代理师顾丹丽(51)Int.Cl.H01L21/8238(2006.01)H01L27/092(2006.01)权利要求书2页说明书8页附图8页(54)发明名称CMOS器件及其制造方法(57)摘要本发明提供了一种CMOS器件及其制造方法，应用于半导体技术领域。在本发明提供的CMOS器件的制造方法中，并不需要像现有技术那样为了避免位于NMOS区和PMOS区之间的预留边界区(NP)出现doubleetch的情况，而加宽预留边界区(NP)，本发明提供的制造方法允许预留边界区(NP)有一定宽度的doubleEtch，即形成所述开口，然后，在通过填充第二保护层的方式，将在形成源/漏区过程中导致的预留边界区(NP)引起的doubleEtch产生的开口填平，进而避免了doubleEtch产生的开口增大后续工艺难度的同时，缩减了现有的预留边界区(NP)的宽度，并避免了由于现有的预留边界区(NP)的宽度较大对CMOS后续工艺产生不利影响的问题。CN114664740ACN114664740A权利要求书1/2页1.一种CMOS器件的制造方法，其特征在于，至少包括如下步骤：步骤S1，提供一半导体衬底，所述半导体衬底包括PMOS区、NMOS区以及位于所述PMOS区和NMOS区之间的预留边界区，所述PMOS区和NMOS区的半导体衬底上分别形成有多个分立的鳍结构以及横跨在多个所述鳍结构上并围绕所述鳍结构的侧壁和顶面上的栅极结构，所述栅极结构包括依次堆叠设置的栅极介质层、栅极材料层和栅极隔离层；步骤S2，刻蚀所述半导体衬底，并分别在所述PMOS区和NMOS区中形成位于所述栅极结构两侧的鳍结构中的源区和漏区，且同时在所述预留边界区上形成一底部至少暴露出部分栅极隔离层的开口；步骤S3，在所述半导体衬底上依次沉积第一保护层和第二保护层，所述第一保护层至少填满所述源区和漏区，所述第二保护层至少填满所述开口；步骤S4，去除所述第一保护层。2.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述栅极隔离层为单层膜结构或双层膜结构，所述栅极隔离层的材料包括氮化硅或氧化硅。3.如权利要求2所述的CMOS器件的制造方法，其特征在于，所述第一保护层的材料与所述栅极材料层、栅极隔离层以及栅极介质层的材料均不同，所述第一保护层的材料包括旋涂有机碳，光刻胶或者抗反射涂层材料。4.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述第二保护层的材料包括低温氧化物。5.如权利要求1所述的CMOS器件的制造方法，其特征在于，所述步骤S2中分别在所述PMOS区和NMOS区中形成位于所述栅极结构两侧的鳍结构中的源区和漏区，且同时在所述预留边界区上形成一底部至少暴露出部分栅极隔离层的开口的步骤，包括：形成用于掩蔽所述NMOS区并暴露出所述PMOS区和所述预留边界区的第一图形化光刻胶，并以所述第一图形化光刻胶为掩膜，刻蚀去除所述PMOS区和所述预留边界区中栅极结构两侧的部分所述鳍结构，以在所述PMOS区中形成用于形成源极和/或漏极的第一沟槽，并同时在所述预留边界区上形成第一开口；去除所述第一图形化光刻胶，并形成用于掩蔽所述PMOS区并暴露出所述NMOS区和所述预留边界区的第二图形化光刻胶，以所述第二图形化光刻胶为掩膜，刻蚀去除所述NMOS区和所述预留边界区中栅极结构两侧的部分所述鳍结构，以在所述NMOS区中形成用于形成源极和/或漏极的第二沟槽，同时沿着所述第一开口继续刻蚀第一开口中的底部以加深所述第一开口的深度；去除所述第二图形化光刻胶，并将所述加深后的第一开口作为所述开口。6.如权利要求5所述的CMOS器件的制造方法，其特征在于，在步骤S1形成所述PMOS区和所述NMOS区的栅极结构之后，在所述栅极结构的侧壁上形成侧墙。7.如权利要求6所述的CMOS器件的制造方法，其特征在于，在步骤S4去除了所述第一保护层之后，所述制造方法还包括：以所述侧墙和所述栅极结构为掩膜，在所述第一沟槽和所述第二沟槽中沉积外延材料层，以形成源极和漏极。8.如权利要求7所述的CMOS器件的制造方法，其特征在于，所述外延材料层的材料包括硅化锗或磷化硅。2CN114664740A权利要求书2/2页9.如权利要求1所述的CMOS器件的制造方法，其特征在于，在步骤S3中的所述第二保护层至少填满