半导体器件及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111509041A(43)申请公布日2020.08.07(21)申请号202010305967.6(22)申请日2020.04.17(71)申请人英诺赛科（珠海）科技有限公司地址519085广东省珠海市高新区金鼎工业园金园二路39号(72)发明人廖航(74)专利代理机构北京律盟知识产权代理有限责任公司11287代理人林斯凯(51)Int.Cl.H01L29/778(2006.01)H01L29/423(2006.01)H01L29/40(2006.01)H01L21/335(2006.01)权利要求书2页说明书13页附图8页(54)发明名称半导体器件及其制造方法(57)摘要本揭露是关于一半导体器件及其制造方法。所述半导体器件包含：衬底、经掺杂III-V族层、闸极导体、场板、第一钝化层及第二钝化层。所述经掺杂III-V族层设置于所述衬底上。所述闸极导体设置于所述经掺杂III-V族层上。所述场板设置于所述闸极导体上。所述第一钝化层位于所述场板与所述闸极导体之间。所述第二钝化层位于所述场板与所述第一钝化层之间。CN111509041ACN111509041A权利要求书1/2页1.一种半导体器件，包含：衬底；经掺杂III-V族层，设置于所述衬底上；闸极导体，设置于所述经掺杂III-V族层上；场板，设置于所述闸极导体上；第一钝化层，位于所述场板与所述闸极导体之间；及第二钝化层，位于所述场板与所述第一钝化层之间。2.根据权利要求1所述的半导体器件，其中所述第一钝化层的第一介电常数与所述第二钝化层的第二介电常数不同。3.根据权利要求2所述的半导体器件，其中所述第一介电常数小于所述第二介电常数。4.根据权利要求1所述的半导体器件，更包括第一III-V族层，设置于所述衬底上。5.根据权利要求4所述的半导体装置，更包括第二III-V族层，设置于所述第一III-V族层上，其中所述第二III-V族层具有较所述第一III-V族层大的能带间隙。6.根据权利要求5所述的半导体器件，更包括汲极导体和源极导体，其设置于所述第二III-V族层上。7.根据权利要求6所述的半导体器件，其中所述场板与所述源极导体电连接。8.根据权利要求1所述的半导体器件，其中所述第一钝化层包含SiO2。9.根据权利要求1所述的半导体器件，其中所述第二钝化层包含Si3N4。10.根据权利要求1所述的半导体器件，更包括：第三钝化层，设置于所述闸极导体上且于所述第一钝化层与所述第二钝化层之间。11.根据权利要求10所述的半导体器件，其中所述第三钝化层的第三介电常数与所述第二钝化层的第二介电常数及与所述第一钝化层的第一介电常数不同。12.根据权利要求11所述的半导体器件，其中所述第三介电常数小于所述第二介电常数且大于所述第一介电常数。13.根据权利要求4所述的半导体器件，其中：所述第一III-V族层包含GaN。14.根据权利要求5所述的半导体器件，其中：所述第二III-V族层包含AlGaN。15.一种半导体器件，包含：衬底；经掺杂III-V族层，设置于所述衬底上；闸极导体，设置于所述经掺杂III-V族层上；第一钝化层，设置于所述经掺杂III-V族层上；及第二钝化层，设置于所述第一钝化层上。16.根据权利要求15所述的半导体器件，其中所述第一钝化层的第一介电常数与所述第二钝化层的第二介电常数不同。17.根据权利要求16所述的半导体器件，其中所述第一介电常数小于所述第二介电常数。18.根据权利要求15所述的半导体器件，更包括第一III-V族层，设置于所述衬底上。2CN111509041A权利要求书2/2页19.根据权利要求18所述的半导体装置，更包括第二III-V族层，设置于所述第一III-V族层上，其中所述第二III-V族层具有较所述第一III-V族层大的能带间隙。20.根据权利要求18所述的半导体器件，更包括：汲极导体和源极导体，其设置于所述第一III-V族层上。21.根据权利要求15所述的半导体器件，更包括：第一场板，位于所述第二钝化层之中。22.根据权利要求21所述的半导体器件，更包括：第二场板，位于所述第二钝化层之中并位于所述第一场板上。23.根据权利要求22所述的半导体器件，更包括：第三场板，其位于所述第二钝化层上并位于所述第二场板上。24.根据权利要求23所述的半导体器件，其中所述第一场板、所述第二场板及所述第三场板与所述源极导体电连接。25.根据权利要求15所述的半导体器件，其中所述第一钝化层包含SiO2。26.根据权利要求15所述的半导体器件，其中所述第二钝化层包含Si3N4。27.根据权利要求15所述的半导体器件，更包括：第三钝化层，设置于所述第一钝化层与所述第二钝化层之间。28.根据权利要求27