半导体器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115832049A(43)申请公布日2023.03.21(21)申请号202211068998.XH01L29/06(2006.01)(22)申请日2022.09.02H01L21/336(2006.01)(30)优先权数据63/281,7822021.11.22US17/832,6092022.06.04US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人温宗锜陈彦廷李威养张智强郭建亿林家彬(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H01L29/78(2006.01)H01L29/08(2006.01)权利要求书2页说明书15页附图52页(54)发明名称半导体器件及其制造方法(57)摘要方法包括：形成从衬底突出的半导体鳍；横跨半导体鳍形成伪栅极结构；使半导体鳍的位于与伪栅极结构相邻的区域中的部分凹进以形成凹槽；在凹槽中生长半导体层；以及形成介于半导体层和伪栅极结构之间的第一介电层。半导体层覆盖第一介电层的至少部分。方法也包括：修改半导体层的形状以暴露第一介电层的部分；沉积覆盖半导体层和第一介电层的部分的第二介电层；以及利用金属栅极结构替换伪栅极结构。本申请的实施例还涉及半导体器件及其制造方法。CN115832049ACN115832049A权利要求书1/2页1.一种制造半导体器件的方法，包括：形成从衬底突出的半导体鳍；横跨所述半导体鳍形成伪栅极结构；使所述半导体鳍的位于与所述伪栅极结构相邻的区域中的部分凹进，从而形成凹槽；在所述凹槽中生长半导体层；形成介于所述半导体层和所述伪栅极结构之间的第一介电层，其中，所述半导体层覆盖所述第一介电层的至少部分；修改所述半导体层的形状，从而使得所述第一介电层的所述部分暴露；沉积覆盖所述半导体层和所述第一介电层的所述部分的第二介电层；以及利用金属栅极结构替换所述伪栅极结构。2.根据权利要求1所述的方法，其中，修改所述半导体层的所述形状使所述半导体层的顶面凹进。3.根据权利要求2所述的方法，其中，所述半导体层的所述凹进顶面暴露所述凹槽中的所述半导体鳍的顶部部分。4.根据权利要求1所述的方法，其中，在修改所述半导体层的所述形状之后，所述半导体层的顶面包括由两个肩部分夹在中间的凸部分。5.根据权利要求4所述的方法，其中，所述凸部分包括晶体小平面。6.根据权利要求4所述的方法，其中，所述凸部分具有弧形。7.根据权利要求4所述的方法，其中，所述两个肩部分具有不同的高度。8.根据权利要求1所述的方法，其中，生长所述半导体层包括：在所述凹槽中生长外延层，以及生长覆盖所述外延层的半导体覆盖层。9.一种制造半导体器件的方法，包括：形成从衬底突出的半导体鳍；在所述半导体鳍的侧壁上形成包覆层；在所述包覆层的侧壁上形成第一介电鳍和第二介电鳍；在所述半导体鳍以及所述第一介电鳍和所述第二介电鳍上形成伪栅极结构；使与所述伪栅极结构相邻的区域中的所述半导体鳍凹进，从而形成凹槽；使所述包覆层和所述半导体鳍的在所述凹槽中暴露的部分横向凹进，从而形成腔；在所述腔中沉积隔离层；在所述凹槽中生长由所述第一介电鳍和所述第二介电鳍夹在中间的外延部件，其中，所述外延部件覆盖所述隔离层的侧壁；重塑所述外延部件，从而暴露所述隔离层的所述侧壁的顶部部分；在所述外延部件和所述隔离层的所述侧壁的所述顶部部分上沉积介电层；以及利用金属栅极结构替换所述伪栅极结构。10.一种半导体器件，包括：沟道构件，垂直堆叠在衬底之上；导电结构，包裹所述沟道构件的每个；外延部件，邻接所述沟道构件，其中，所述外延部件的顶面包括将向上突出部分夹在中2CN115832049A权利要求书2/2页间的两个阶梯轮廓；隔离层，介于所述外延部件和所述导电结构之间；以及介电层，覆盖所述外延部件。3CN115832049A说明书1/15页半导体器件及其制造方法技术领域[0001]本申请的实施例涉及半导体器件及其制造方法。背景技术[0002]半导体集成电路(IC)工业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增大了处理和制造IC的复杂性。[0003]最近，已经引入了多栅极器件，试图通过增加栅极‑沟道耦合来提高栅极控制，减小截止态电流并且减小短沟道效应(SCE)。已经引入的一种这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET因鳍状结构而得其名，该鳍状结