半导体装置及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115769694A(43)申请公布日2023.03.07(21)申请号202180045780.X(74)专利代理机构永新专利商标代理有限公司(22)申请日2021.07.0172002专利代理师白丽(30)优先权数据2020-1155682020.07.03JP(51)Int.Cl.H10B80/00(2023.01)(85)PCT国际申请进入国家阶段日H10B41/35(2023.01)2022.12.27H10B41/20(2023.01)(86)PCT国际申请的申请数据H10B43/35(2023.01)PCT/JP2021/0249742021.07.01H10B43/20(2023.01)(87)PCT国际申请的公布数据H01L23/29(2006.01)WO2022/004849JA2022.01.06(71)申请人昭和电工材料株式会社地址日本东京(72)发明人谷口纮平尾崎义信板垣圭山本和弘中村奏美桥本裕贵权利要求书2页说明书10页附图11页(54)发明名称半导体装置及其制造方法(57)摘要本发明所涉及的半导体装置具备：基板；黏合部件，配置于基板的表面上；第一芯片，介由第一黏合剂片层叠于黏合部件；及第二芯片，介由第二黏合剂片层叠于第一芯片。上述黏合部件具有多层结构，该多层结构包括由热固性树脂组合物的固化物形成的一对表面层和配置于一对表面层之间的中间层。CN115769694ACN115769694A权利要求书1/2页1.一种半导体装置，其具备：基板；黏合部件，配置于所述基板的表面上；第一芯片，介由第一黏合剂片层叠于所述黏合部件；及第二芯片，介由第二黏合剂片层叠于所述第一芯片，所述黏合部件具有多层结构，所述多层结构包括由热固性树脂组合物的固化物形成的一对表面层和配置于所述一对表面层之间的中间层。2.一种半导体装置，其具备：基板；芯片，配置于所述基板的表面上；多个支撑片，配置于所述基板的表面上且所述芯片的周围；黏合部件，由所述多个支撑片支撑且以覆盖所述芯片的方式配置；及第一芯片，介由第一黏合剂片层叠于所述黏合部件，所述黏合部件具有多层结构，所述多层结构包括由热固性树脂组合物的固化物形成的一对表面层和配置于所述一对表面层之间的中间层。3.根据权利要求2所述的半导体装置，其还具备介由第二黏合剂片层叠于所述第一芯片的第二芯片。4.根据权利要求1或3所述的半导体装置，其中，所述第二芯片的至少一部分的周缘部比所述第一芯片更向侧方突出。5.根据权利要求1至4中任一项所述的半导体装置，其中，所述第一芯片的至少一部分的周缘部比所述黏合部件更向侧方突出。6.一种半导体装置，其具备：基板；第一带黏合剂片的芯片，配置于所述基板的表面上；黏合部件，配置于所述第一带黏合剂片的芯片的黏合剂片的表面上；及第二带黏合剂片的芯片，配置于所述黏合部件的表面上，所述黏合部件具有多层结构，所述多层结构包括由热固性树脂组合物的固化物形成的一对表面层和配置于所述一对表面层之间的中间层。7.根据权利要求6所述的半导体装置，其中，所述第二带黏合剂片的芯片的至少一部分的周缘部比所述黏合部件更向侧方突出。8.根据权利要求1至7中任一项所述的半导体装置，其中，所述中间层为聚酰亚胺层。9.根据权利要求1至7中任一项所述的半导体装置，其中，所述中间层为金属层。10.根据权利要求1至9中任一项所述的半导体装置，其为三维NAND型存储器。11.一种半导体装置的制造方法，其包括：在基板上，在黏合部件的表面上介由第一黏合剂片层叠第一芯片的工序；及在所述第一芯片的表面上介由第二黏合剂片层叠第二芯片的工序，所述第一及第二黏合剂片由热固性树脂组合物形成，2CN115769694A权利要求书2/2页所述黏合部件具有多层结构，所述多层结构包括由热固性树脂组合物形成的一对表面层和配置于所述一对表面层之间的中间层，统一实施所述黏合部件、所述第一黏合剂片及所述第二黏合剂片的固化处理。3CN115769694A说明书1/10页半导体装置及其制造方法技术领域[0001]本发明涉及一种半导体装置及其制造方法。背景技术[0002]半导体装置经过以下工序来制造。首先，利用切割(dicing)用压敏胶片(pressure‑sensitiveadhesivesheet)固定半导体晶圆，并在该状态下将半导体晶圆单片化为半导体芯片。其后，实施扩展工序、拾取工序、晶粒接合(die‑bonding)工序及回流工序等。[0003]作为对半导体装置所要求的重要特性之一，可以举出连接可靠性。为了提高连接可靠性，正在进行考虑到耐热性、耐湿性及耐回流性等特性的晶粒接合用的膜状黏合剂的开发。例如，在专利文献1中公开有一种黏合片，其含有树脂及填料，该树脂含有高分子量成