芯片封装方法及芯片封装结构.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115763265A(43)申请公布日2023.03.07(21)申请号202211303847.8(22)申请日2022.10.24(71)申请人深圳中科四合科技有限公司地址518000广东省深圳市华区观澜街道库坑社区库坑观光路1310号厂房2栋501(72)发明人邵冬冬(74)专利代理机构深圳倚智知识产权代理事务所(普通合伙)44632专利代理师霍如肖(51)Int.Cl.H01L21/48(2006.01)H01L23/48(2006.01)H01L23/49(2006.01)权利要求书2页说明书11页附图7页(54)发明名称芯片封装方法及芯片封装结构(57)摘要本发明涉及一种芯片封装方法及芯片封装结构，所述芯片封装方法通过在载板的第一表面设置第一线路及第二表面设置第二线路；将芯片设置于所述载板，该芯片与第一线路和/或第二线路连接；设置第三线路；在对载板的第三表面和/或第四表面金属化形成金属部；对芯片进行包封，形成芯片封装结构；使得芯片封装结构内的所述芯片与第一线路电性连接；所述金属部与第一线路、第二线路及第三线路中的至少一个线路电性连接。通过所述金属部、第三线路及第一定位孔使得芯片与载板上的第一线路、第二线路连通，避免的现有技术中的通过引线将芯片与载板的线路导通，从而可以大大节约载板上安装芯片的空间，进而使得在相同尺寸载板上安装更大尺寸的芯片。CN115763265ACN115763265A权利要求书1/2页1.芯片封装方法，其特征在于，包括如下步骤：在载板的第一表面设置第一线路及第二表面设置第二线路；将芯片设置于所述载板，该芯片与第一线路和/或第二线路连接；设置第三线路；在对载板的第三表面和/或第四表面金属化形成金属部；对芯片进行包封，形成芯片封装结构；其中，所述芯片与第一线路电性连接；所述金属部与第一线路、第二线路及第三线路中的至少一个线路电性连接。2.根据权利要求1所述的芯片封装方法，其特征在于，所述在载板的第一表面设置第一线路的过程中，包括如下步骤：在第一线路的第一边缘或第二边缘的至少一个边缘与载板的一边缘形成第一间隙。3.根据权利要求1所述的芯片封装方法，其特征在于，所述将芯片设置于所述载板的过程包括：在所述第一表面设置焊盘，将芯片安装于焊盘；芯片的边缘与载板的第一边缘及第二边缘形成第二间隙与第三间隙；其中所述焊盘与第一线路连接，所述芯片通过焊盘与第一线路连接。4.根据权利要求1所述的芯片封装方法，其特征在于，所述设置第三线路的过程包括如下步骤：对芯片进行第一次包封，形成第一包封层；所述第一包封层覆盖所述芯片；在第一包封层设置第三线路。5.根据权利要求4所述的芯片封装方法，其特征在于，所述在第一包封层设置第三线路的过程包括如下步骤：在第一包封层设置第一孔位；在第一包封层的一表面设置第三线路；对第一孔位的孔壁金属化，金属化的孔壁与第三线路连接。6.根据权利要求1‑5任一项所述的芯片封装方法，其特征在于，所述对载板的第三表面和/或第四表面金属化形成金属部的过程包括如下步骤：在拼版的切割处形成有切割槽，所述切割槽将拼版上分割出N个载板；对切割槽的至少部分槽壁进行金属化形成金属部；其中：N为正整数，形成有金属部的槽壁包括载板的第三表面和/或第四表面；切割槽的局部形成金属化的槽孔，金属化的槽孔构成金属部的一部分，槽孔分为起到连接作用的连接槽孔和起到分隔作用的分割槽孔，连接槽孔的两侧各设置一个分割槽孔，分割槽孔的局部嵌套进连接槽孔，金属化处理连接槽孔和分割槽孔，先进行沉铜工艺沉铜，在孔壁沉积3‑5μm铜，由于尖端效应，连接槽孔和分割槽孔交界处的沉铜厚度为1~2μm，通过快速蚀刻工艺，去除连接槽孔和分割槽孔交界处沉积的铜，然后再进行电镀加厚，连接槽孔和分割槽孔的电镀铜的厚度大于10μm，分割槽孔在切割时被切掉或激光烧蚀掉，由于连接槽孔和分割槽孔交界处没有沉积铜，所以也不会被电镀上铜，连接槽孔和分割槽孔的电镀铜不连接，处于微缝隙状态，可以通过设置交界处的宽度来控制微缝隙的大小，从而使得连2CN115763265A权利要求书2/2页接槽孔在切割过程中不会受到震动或激光烧蚀，提高连接槽孔的安全性。7.根据权利要求6所述的芯片封装方法，其特征在于，所述切割槽形成的过程包括如下步骤：采用UV激光沿着X方向及Y方向对拼版切割，分别形成X方向的切割槽及Y方向的切割槽；所述切割槽的宽度为100um±50um。8.根据权利要求6所述的芯片封装方法，其特征在于：所述切割槽形成的过程包括如下步骤：采用皮秒激光沿着X方向及Y方向对拼版切割，分别形成X方向的切割槽及Y方向的切割槽；皮秒激光切割的脉冲宽度为：15ps脉宽、峰值功率为10~20W，频率范围100~1000KHz。9.根据权