用于实现具有高速接口的多芯片模块的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103716297103716297A(43)申请公布日2014.04.09(21)申请号201310464784.9(22)申请日2013.10.08(30)优先权数据13/648,2272012.10.09US(71)申请人美国博通公司地址美国加利福尼亚州(72)发明人威廉·卡尔文·伍德拉夫(74)专利代理机构北京康信知识产权代理有限责任公司11240代理人田喜庆(51)Int.Cl.H04L29/06(2006.01)H04L12/28(2006.01)权权利要求书2页利要求书2页说明书11页说明书11页附图8页附图8页(54)发明名称用于实现具有高速接口的多芯片模块的方法(57)摘要本发明涉及用于实现具有高速接口的多芯片模块的方法。一种多芯片模块（MCM），可以包括基板、以及安装在基板上的第一和第二物理层（PHY）芯片。在一些实施方式中，第一PHY芯片包括复用器和PHY电路。复用器被配置为接收来自媒体访问控制（MAC）装置的复用的数据流，将复用的数据流解复用成第一和第二数据流，将第一数据流输出到PHY电路，并且将第二数据流输出到第二PHY芯片。在一些实施方式中，第一PHY包括路由器和PHY电路。路由器被配置为接收来自MAC装置的多个数据包，将具有第一地址的一个或多个数据包路由到PHY电路，并且将具有第二地址的一个或多个数据包路由到第二PHY芯片。CN103716297ACN1037629ACN103716297A权利要求书1/2页1.一种多芯片模块，包括：基板；安装在所述基板上的第一物理层（PHY）芯片，所述第一PHY芯片包括复用器和物理层（PHY）电路；安装在所述基板上的第二PHY芯片；以及将所述第一PHY芯片耦接到所述第二PHY芯片上的接口；其中，所述第一PHY芯片的所述复用器被配置为接收来自媒体访问控制（MAC）装置的复用的数据流，将所述复用的数据流解复用成第一数据流和第二数据流，将所述第一数据流输出到所述第一PHY芯片的所述PHY电路，并且将所述第二数据流经由所述接口输出到所述第二PHY芯片。2.根据权利要求1所述的多芯片模块，其中，所述复用器被配置为通过将所述复用的数据流中的字节或比特解交织来将所述复用的数据流解复用。3.根据权利要求1所述的多芯片模块，进一步包括：安装在所述基板上的第三PHY芯片；安装在所述基板上的第四PHY芯片；将所述第一PHY芯片耦接至所述第三PHY芯片的第二接口；以及将所述第一PHY芯片耦接至所述第四PHY芯片的第三接口；其中，所述第一PHY芯片的所述复用器进一步被配置为将所述复用的数据流解复用成第三数据流和第四数据流，以经由所述第二接口将所述第三数据流输出到所述第三PHY芯片，并经由所述第三接口将所述第四数据流输出到所述第四PHY芯片。4.根据权利要求3所述的多芯片模块，其中，所述第一数据流具有大约是所述复用的数据流的数据速率的四分之一的数据速率。5.根据权利要求4所述的多芯片模块，其中，所述复用的数据流具有大约10Gbits每秒的数据速率，并且所述第一数据流、所述第二数据流、所述第三数据流和所述第四数据流中的每个都具有大约2.5Gbits每秒的数据速率。6.根据权利要求1所述的多芯片模块，其中，所述第二PHY芯片包括第二复用器和第二PHY电路，并且其中，所述第二复用器被配置为经由所述第一接口接收来自所述第一PHY芯片的所述第二数据流，并且将所述第二数据流传递到所述第二PHY电路。7.根据权利要求6所述的多芯片模块，其中，所述第二复用器被配置为选择性地以第一模式和第二模式中的一种运行，在所述第一模式中，所述第二复用器被配置为将复用的数据流解复用，在所述第二模式中，所述第二复用器被配置为将所述第二数据流传递到所述第二PHY电路，并且所述第二复用器被编程为以所述第二模式运行。8.根据权利要求6所述的多芯片模块，其中，所述第一PHY电路被配置为将所述第一数据流转换成第一物理层数据信号以用于在第一以太网线缆上传输，并且所述第二PHY电路被配置为将所述第二数据流转换成第二物理层数据信号以用于在第二以太网线缆上传输。9.一种物理层（PHY）芯片，包括：复用器，被配置为选择性地以第一模式和第二模式中的一种运行；以及PHY电路；其中，在所述第一模式中，所述复用器被配置为将由所述PHY芯片接收的复用的数据2CN103716297A权利要求书2/2页流解复用成第一数据流和第二数据流，将所述第一数据流输出到所述PHY电路，并且将所述第二数据流输出到另一PHY芯片，并且，在所述第二模式中，所述复用器被配置为将由所述PHY芯片接收的数据流传递到所述PHY电路；其中，所述PHY电路被配置为将来自所述复用器的数据流