存储器器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115867038A(43)申请公布日2023.03.28(21)申请号202210813659.3(22)申请日2022.07.11(30)优先权数据63/294,5362021.12.29US17/725,0132022.04.20US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人张国彬刘建宏(74)专利代理机构北京德恒律治知识产权代理有限公司11409专利代理师章社杲李伟(51)Int.Cl.H10B51/30(2023.01)H10B51/00(2023.01)权利要求书2页说明书16页附图27页(54)发明名称存储器器件及其制造方法(57)摘要本申请的实施例提供了存储器器件及其制造方法。具有3D结构的存储器器件为MFMIS‑FET存储器单元提供了高芯片面积密度。该存储器器件包括与绝缘层交错的存储器单元层的堆叠件。沟道通孔穿透堆叠件。存储器单元的沟道设置在沟道通孔中。存储器单元的MFM部分夹在横向于沟道通孔的区域中的绝缘层之间。MFM部分可以从沟道通孔径向分布并且包括浮置栅极、铁电层和栅电极。与多个MFM结构相关联的栅电极可以结联合成字线栅极。铁电层可以环绕字线栅极，由此铁电层设置在字线栅极的上方和下方以及字线栅极和每个浮置栅极之间。CN115867038ACN115867038A权利要求书1/2页1.一种存储器器件，包括：堆叠件，包括一个或多个存储器单元层，所述一个或多个存储器单元层包括第一存储器单元层，所述第一存储器单元层包括字线栅极、多个浮置栅极和数据储存层；多个沟道通孔，从第一端到第二端垂直延伸穿过所述堆叠件并且包括第一沟道通孔，所述第一沟道通孔包括半导体层；和源极线，通过所述第一端耦合到所述半导体层；以及位线，通过所述第二端耦合到所述半导体层；其中，所述多个浮置栅极包括第一浮置栅极，所述第一浮置栅极环绕所述第一沟道通孔并且通过隧道电介质与所述半导体层隔开；所述字线栅极围绕所述多个浮置栅极；并且所述数据储存层在所述字线栅极与所述多个浮置栅极之间延伸。2.根据权利要求1所述的存储器器件，其中，所述一个或多个存储器单元层包括多个存储器单元层。3.根据权利要求1所述的存储器器件，其中：所述数据储存层包括铁电层；并且所述半导体层、所述隧道电介质、所述第一浮置栅极、所述数据储存层和所述字线栅形成金属‑铁电‑金属‑绝缘体‑半导体存储器单元。4.根据权利要求1所述的存储器器件，还包括：半导体衬底；其中，所述堆叠件形成在所述半导体衬底上；以及所述源极线通过所述半导体衬底的重掺杂区耦合到所述半导体层。5.根据权利要求1所述的存储器器件，还包括：位线连接选择栅极层，位于所述一个或多个存储器单元层与所述第二端之间；其中，所述位线连接选择栅极层包括围绕所述多个沟道通孔延伸的位线连接选择栅极。6.根据权利要求5所述的存储器器件，还包括：源极线连接选择栅极层，位于所述一个或多个存储器单元层与所述第一端之间；其中，所述源极线连接选择栅极层包括围绕所述多个沟道通孔延伸的源极线连接选择栅极。7.根据权利要求5所述的存储器器件，其中，所述位线连接选择栅极包括多晶硅。8.根据权利要求5所述的存储器器件，其中，所述位线连接选择栅极包括铁电层。9.一种存储器器件，包括：衬底，包括堆叠件区和通孔区，其中，所述通孔区由所述堆叠件区包围；存储器单元层，与所述衬底上方的堆叠件中的隔离层交错；金属‑铁电‑金属‑绝缘体‑半导体存储器单元，包括所述存储器单元层中的栅电极、铁电层、浮置栅极、隧道电介质和沟道；半导体结构，延伸穿过所述通孔区中的所述存储器单元层和所述隔离层；其中，所述栅电极、所述铁电层和所述浮置栅极位于所述堆叠件区中；所述沟道由所述半导体结构提供；并且2CN115867038A权利要求书2/2页所述隧道电介质设置在所述浮置栅极和所述沟道之间。10.一种制造存储器器件的方法，包括：形成包括交替的绝缘层和牺牲层的堆叠件；在所述堆叠件中蚀刻孔；穿过所述孔进行蚀刻以去除所述牺牲层的第一部分并且创建第一空隙；在所述第一空隙内沉积第一导电材料；形成隧道电介质；在所述孔中形成半导体层；在所述堆叠件中蚀刻沟槽；穿过所述沟槽进行蚀刻以去除所述牺牲层的剩余部分并且创建第二空隙；在所述第二空隙内形成数据储存层；以及在所述第二空隙内沉积第二导电材料。3CN115867038A说明书1/16页存储器器件及其制造方法技术领域[0001]本申请的实施例涉及半导体技术领域，更具体地，涉及存储器器件及其制造方法。背景技术[0002]许多现代电子设备包括非易失性存储器。非易失性存储器是能够在没有电源的情况下储存数据的电子存储器。下一代非易失性存储器的一个有希望的候选者是铁电随机存取存储器(FeRAM)