EtherCAT通信系统主站及通信方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105656592A(43)申请公布日2016.06.08(21)申请号201511031363.2(22)申请日2015.12.31(71)申请人深圳市汇川技术股份有限公司地址518101广东省深圳市宝安区宝城70区留仙二路鸿威工业区E栋(72)发明人杨磊卿朝廷潘铜(74)专利代理机构深圳市顺天达专利商标代理有限公司44217代理人陆军(51)Int.Cl.H04J3/06(2006.01)H04L12/40(2006.01)权利要求书2页说明书5页附图2页(54)发明名称EtherCAT通信系统主站及通信方法(57)摘要本发明提供了一种EtherCAT通信系统主站及通信方法，所述主站包括主处理模块、FPGA以及以太网收发器；所述主处理模块包括PDO交互单元，所述FPGA包括PDO收发单元、分布时钟单元以及物理层控制单元；其中：所述分布时钟单元，用于根据FPGA的时钟信号实现运动控制器时钟和伺服从站的时钟同步；所述数据收发单元，用于按照通信周期将来自PDO交互单元的从站交互数据封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给PDO交互单元；所述物理层控制单元，用于实现EtherCAT数据帧的全双工收发以及分布时钟报文的发送。本发明通过FPGA的硬件实现运动控制器与伺服从站的时钟同步，并据此实现周期性数据的收发，可实现精确的主从站同步通信。CN105656592ACN105656592A权利要求书1/2页1.一种EtherCAT通信系统主站，其特征在于：包括主处理模块、FPGA以及以太网收发器，并通过所述以太网收发器连接参考时钟从站和伺服从站；所述主处理模块包括PDO交互单元，所述FPGA包括PDO收发单元、分布时钟单元以及物理层控制单元；其中：所述分布时钟单元，用于根据FPGA的时钟信号周期性地生成分布时钟报文，以实现运动控制器时钟和伺服从站的时钟同步；所述数据收发单元，用于按照通信周期将来自PDO交互单元的从站交互数据封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给PDO交互单元；所述物理层控制单元，用于控制以太网收发器实现EtherCAT数据帧的全双工收发以及分布时钟报文的发送。2.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述分布时钟单元包括延时设置单元、时钟发送单元以及启动控制单元，其中：所述延时设置单元，用于测算主站到参考时钟从站的传输延时和时间偏置并将计算结果设置到参考时钟从站；所述时钟发送单元，用于定时将FPGA的时钟发送到各个伺服从站；所述启动控制单元，用于在主站与伺服从站的时钟同步以后，计算各个伺服从站的同步信号启动时间和主站的中断启动时间，所述伺服从站的同步信号启动时间与主站的中断启动时间在相位上对齐。3.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述主站的主处理模块包括文件解析单元、站点扫描单元、状态机管理单元、配置单元以及邮箱通信单元，所述FPGA包括SDO收发单元，所述SDO收发单元用于通过物理层控制单元实现文件解析单元、站点扫描单元、状态机管理单元、配置单元以及邮箱通信单元与各个伺服从站的数据交互。4.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述主站包括两个以太网收发器，且其中一个以太网收发器用于进行数据报文的收发、另一个以太网收发器用于实现主站环形冗余，所述物理层控制单元包括端口管理单元，该端口管理单元用于实现端口连接状态和环形冗余处理。5.根据权利要求1所述的EtherCAT通信系统主站，其特征在于：所述物理层控制单元包括报文过滤单元，用于过滤非EtherCAT报文。6.一种EtherCAT通信系统主站通信方法，其特征在于：所述主站包括主处理模块、FPGA以及以太网收发器，并通过所述以太网收发器连接参考时钟从站和伺服从站；所述方法包括以下步骤：(a)所述FPGA根据该FPGA的时钟信号周期性地通过以太网收发器向伺服从站发送分布时钟报文，以实现运动控制器时钟和伺服从站的时钟同步；(b)所述FPGA按照通信周期将来自主处理模块的PDO封装为EtherCAT数据帧并将来自物理层控制单元的EtherCAT数据帧解封后传送给主处理模块；(c)所述FPGA控制以太网收发器实现EtherCAT数据帧的全双工收发。7.根据权利要求6所述的EtherCAT通信系统主站通信方法，其特征在于：所述步骤(a)包括：(a1)所述FPGA测算主站到参考时钟从站的传输延时和时间偏置并将计算结果设置到参考时钟从站；(a2)所述FPGA定时将FPGA的时钟发送到各个伺服从站；(a3)所述FPGA在主站与伺服从站的时