一种射频前端模组封装工艺结构.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115881655A(43)申请公布日2023.03.31(21)申请号202310120300.2(22)申请日2023.02.16(71)申请人成都频岢微电子有限公司地址611730四川省成都市郫都区德源镇(菁蓉镇)数码二路2号4号楼B区4楼(72)发明人朱祥董元旦杨涛马增红(74)专利代理机构西安正华恒远知识产权代理事务所(普通合伙)61271专利代理师傅晓(51)Int.Cl.H01L23/31(2006.01)H01L23/488(2006.01)H01L23/66(2006.01)H01L25/18(2023.01)权利要求书1页说明书3页附图1页(54)发明名称一种射频前端模组封装工艺结构(57)摘要本发明公开了一种射频前端模组封装工艺结构，通过将阻焊层的制作厚度加厚，并将阻焊层上开窗的大小设置为比裸die的滤波器或者双工器尺寸要小些，将芯片放入开窗内，经过SMT焊接后，裸die的边缘就能很好地支撑起裸die，并且形成空腔，从而使得裸die的封装简化，降低二次封装的成本和高昂的封装材料。另一方面，本发明中通过阻焊层对裸die的支撑作用，大大的提高了射频前端模组封装的可靠性。CN115881655ACN115881655A权利要求书1/1页1.一种射频前端模组封装工艺结构，其特征在于，包括基板（1）以及设置于基板（1）上的封装层（7），所述封装层（7）包括阻焊层（2），所述阻焊层（2）设置于基板（1）的上表面，所述阻焊层（2）上开设有第一开窗、第二开窗以及若干个第三开窗，所述第一开窗的基板（1）上设置有至少两个顶层金属pad（3），所述第二开窗的基板（1）上设置有至少两个顶层金属pad（3），在第一开窗和第二开窗的每个所述顶层金属pad（3）上均设置有一个第二bump（401），每个所述第三开窗的基板（1）上均设置有一个顶层金属pad（3），在每个所述第三开窗的顶层金属pad（3）上均设置有一个第一bump（4），每两个相邻所述第三开窗之间形成一个单独的阻焊层支柱（201），所述第三开窗上覆盖有第一裸die（5），所述第一裸die（5）的下表面分别与阻焊层（2）的上表面、阻焊层支柱（201）的上表面以及第一bump（4）的上表面贴合，所述第一开窗上覆盖有第二裸die（601），所述第二裸die（601）的下表面分别与阻焊层（2）的上表面以及第一开窗内第二bump（401）的上表面贴合，所述第二裸die（601）、阻焊层（2）和基板（1）包围形成空腔（8），所述第二开窗上覆盖有第三裸die（602），所述第三裸die（602）的下表面分别与阻焊层（2）的上表面以及第二开窗内第二bump（401）的上表面贴合，所述第三裸die（602）、阻焊层（2）和基板（1）包围形成空腔（8）。2.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述第一bump（4）为SOI或者CMOSdie的bump，所述第一裸die（5）为SOI或者CMOSdie。3.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述第二bump（401）为滤波器或者双工器裸die的bump，所述第二裸die（601）和第三裸die（602）均为滤波器或者双工器裸die。4.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述阻焊层（2）的厚度根据第一bump（4）和第二bump（401）在基板（1）上贴片后的高度来确定。5.根据权利要求1所述的射频前端模组封装工艺结构，其特征在于，所述空腔（8）通过molding材料封装形成密闭空腔。2CN115881655A说明书1/3页一种射频前端模组封装工艺结构技术领域[0001]本发明属于分集射频前端模组芯片技术领域，具体涉及一种射频前端模组封装工艺结构的设计。背景技术[0002]随着芯片设计技术和制造工艺的飞速发展，分集射频前端模组芯片的集成度越来越高，分集射频前端模组主要用于手机的分集接收通路，采用多芯片SIP技术将射频开关、低噪声放大器（LNA）、声表滤波器以及双工器集成到封装基板中。然而这些分立器件逐渐增多，导致基板中的空间逐渐减小，从而导致封装可靠性压力越来越大，针对这种情况很多研发人员也是通过缩小分立器件尺寸以及对滤波器和双工器进行WLP（晶圆级封装）从而提高可靠性。但此封装需要针对滤波器以及双工器进行二次封装，成本过高，模组封装周期加长，市场上另一种解决方案是利用有机膜让贴在基板上的裸die形成空腔，从而达到滤波器或者双工器内部IDT不受到污染。但这种方式的对膜的要求较高，成本也会增加很多。发明内容[0003]本发明的目的是为了解决现有针对分集射频前端模组的封装技术存在封装可靠性较低及封装成本较高的问题，提出