一种1553B总线控制器协议处理IP核.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114077562A(43)申请公布日2022.02.22(21)申请号202010847260.8(22)申请日2020.08.21(71)申请人中国科学院国家空间科学中心地址100190北京市海淀区中关村南二条1号(72)发明人臧文博周盛雨(74)专利代理机构北京方安思达知识产权代理有限公司11472代理人陈琳琳杨青(51)Int.Cl.G06F13/38(2006.01)G06F11/10(2006.01)G06F15/78(2006.01)权利要求书2页说明书9页附图1页(54)发明名称一种1553B总线控制器协议处理IP核(57)摘要本发明公开了一种1553B总线控制器协议处理IP核，设置在CPU和1553B总线之间，该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器；AXI从设备接口用于实现CPU对寄存器和共享RAM进行初始化读写操作；寄存器用于通过CPU写入信息，配置本IP核实现1553B总线数据通信功能；还用于通过BC协议处理器写入信息，记录本IP核的工作状态；共享RAM用于存储BC指令列表、BC消息块的说明和各种数据；指令控制逻辑单元用于对CPU的消息进行消息序列控制；还用于基于BC指令列表对BC协议处理器处理的消息进行调度；BC协议处理器，用于对接收到的消息进行解析和处理，并将处理后的数据字发送至编码器。CN114077562ACN114077562A权利要求书1/2页1.一种1553B总线控制器协议处理IP核，设置在CPU和1553B总线之间，其特征在于，该IP核包括AXI从设备接口、寄存器、共享RAM、指令控制逻辑单元、RAM管理单元、BC协议处理器、编码器、解码器和1553B收发器；所述AXI从设备接口，用于将本IP核连接到AMBAAXI总线上，使本IP核作为AXI总线的外设进行工作；还用于实现CPU对寄存器和共享RAM进行初始化读写操作；所述寄存器，用于通过CPU写入信息，配置本IP核实现1553B总线数据通信功能；还用于通过BC协议处理器写入信息，记录本IP核的工作状态；所述共享RAM，用于存储BC指令列表、BC消息块的说明和各种数据；所述指令控制逻辑单元，用于对CPU的消息进行消息序列控制；还用于基于BC指令列表对BC协议处理器处理的消息进行调度；所述RAM管理单元，用于管理共享RAM，为指令控制逻辑单元和BC协议处理器分配共享RAM；所述BC协议处理器，用于对接收到的消息进行解析和处理，并将处理后的数据字发送至编码器；所述解码器，用于对1553B收发器发送的数据进行解码，发送至BC协议处理器；所述编码器，用于对BC协议处理器发送的数据进行编码，发送至1553B收发器；所述1553B收发器，用于接收1553B总线上传输的数据字、状态字，转发至解码器，还用于接收解码器输出的数据，转发至1553B总线上。2.根据权利要求1所述的1553B总线控制器协议处理IP核，其特征在于，所述共享RAM包括BC指令列表区、BC消息块说明区和数据区；其中，BC指令列表区用于存储排列好的多个指令，每个指令由两个字组成：一个指令码和一个参数字；一个指令码包括：操作码和执行条件码；所述BC消息块说明区中存储每条BC消息块的说明；BC消息的排序使用了指令码列表，控制BC消息排序的BC指令列表起始地址从固定位置开始；所述数据区包括待发送数据字与待接收数据字，发送数据区和接收数据区的大小通过配置寄存器进行配置。3.根据权利要求2所述的1553B总线控制器协议处理IP核，其特征在于，参数字与其指令码匹配，参数字包括：时间值，设置或清除标志位的参数值，指令列表的某地址指针值和消息块起始地址的存储器指针值。4.根据权利要求2所述的1553B总线控制器协议处理IP核，其特征在于，每个指令码为16位：最高位为奇偶校验位、5位的操作码字段、5位为验证字段和5位条件码字段。5.根据权利要求4所述的1553B总线控制器协议处理IP核，其特征在于，所述指令控制逻辑单元在处理CPU消息时，从BC指令列表中获取并执行指令码，指针地址指向消息块中的第一个字，即BC控制字；当消息块执行时，将要发送或接收的数据单独开辟共享RAM空间进行存放，执行完成后，根据消息的完成标志更新BC指令列表地址指针。6.根据权利要求5所述的1553B总线控制器协议处理IP核，其特征在于，当指令控制逻辑单元获取一个或多个错误条件的指令码时，则IP核立即停止执行；错误条件的指令码包括：bit15偶数奇偶性、bit14-10包含未定义的操作码和验证字段位9-5不等于01010。7.根据权利要求5所述的1553B总线控制器协