带环抑制的总线收发器.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN114747184A(43)申请公布日2022.07.12(21)申请号202080084420.6(74)专利代理机构北京纪凯知识产权代理有限(22)申请日2020.11.30公司11245专利代理师徐东升(30)优先权数据62/942,7632019.12.03US(51)Int.Cl.17/063,4502020.10.05USH04L25/08(2006.01)(85)PCT国际申请进入国家阶段日2022.06.06(86)PCT国际申请的申请数据PCT/US2020/0625682020.11.30(87)PCT国际申请的公布数据WO2021/113169EN2021.06.10(71)申请人德克萨斯仪器股份有限公司地址美国德克萨斯州(72)发明人R·S·布鲁赫顿V·德瓦拉吉安W·R·雷D·B·拉嘉帕沙权利要求书3页说明书4页附图3页(54)发明名称带环抑制的总线收发器(57)摘要一种收发器(100)包括驱动器级(140)和瞬态触发环抑制电路(120)。驱动器级(140)具有耦合在电源电压端子和第一总线端子之间的第一晶体管(M1)和耦合在地和第二总线端子之间的第二晶体管(M4)。瞬态触发环抑制电路(120)耦合到第一晶体管(M1)和第二晶体管(M4)。瞬态触发环抑制电路(120)被配置为在收发器(100)从显性状态转变为隐性状态时被启用。此外，当收发器(100)处于隐性状态时，瞬态触发环抑制电路(120)被配置为衰减第一或第二总线端子中的至少一个上的振铃。CN114747184ACN114747184A权利要求书1/3页1.一种收发器，其包括：驱动器级，其具有耦合在电源电压端子和第一总线端子之间的第一晶体管和耦合在地和第二总线端子之间的第二晶体管；第三晶体管，其耦合在公共电压端子和所述第一晶体管的端子之间，所述第一晶体管具有控制输入端以及第一电流端子和第二电流端子；第一电容器，其耦合在所述第一电流端子与所述第三晶体管的所述控制输入端之间；第一电阻器，其耦合在所述电源电压端子与所述第三晶体管的所述控制输入端之间；以及第一开关，其耦合在所述电源电压端子和所述第三晶体管的所述控制输入端之间。2.根据权利要求1所述的收发器，其中，所述第三开关被配置为在所述收发器的第一状态期间闭合，并且在所述收发器的第二状态期间断开。3.根据权利要求2所述的收发器，其中，所述收发器为控制器局域网总线收发器即CAN总线收发器，并且所述第一状态为显性状态且所述第二状态为隐性状态。4.根据权利要求1所述的收发器，还包括电压缓冲器，所述电压缓冲器具有耦合到所述公共电压端子的输出。5.根据权利要求1所述的收发器，还包括：第四晶体管，其耦合在所述第二晶体管的端子和所述公共电压端子之间，所述第四晶体管具有控制输入端以及第一电流端子和第二电流端子；第二电容器，其耦合在所述第四晶体管的所述第一电流端子与所述第四晶体管的所述控制输入端之间；第二电阻器，其耦合在地和所述第四晶体管的所述控制输入端之间；以及第二开关，其耦合在地和所述第四晶体管的所述控制输入端之间。6.根据权利要求5所述的收发器，其中，所述第一晶体管具有控制输入端并且所述第二晶体管包括控制输入端，并且所述收发器还包括具有驱动器输入、第一输出和第二输出的发射器驱动器，所述驱动器输入被配置为接收发射信号，所述第一输出耦合到所述第一晶体管的所述控制输入端，并且所述第二输出耦合到所述第二晶体管的所述控制输入端。7.根据权利要求5所述的收发器，其中：所述第三开关被配置为在所述收发器的第一状态期间闭合，并且在所述收发器的第二状态期间断开；并且所述第四开关被配置为在所述收发器的所述第一状态期间闭合，并且在所述收发器的所述第二状态期间断开。8.根据权利要求7所述的收发器，其中：所述收发器为控制器局域网总线收发器即CAN总线收发器，并且所述第一状态为显性状态且所述第二状态为隐性状态；并且所述收发器包括电压缓冲器，所述电压缓冲器具有提供所述公共电压端子的输出。9.根据权利要求1所述的收发器，其中，所述第一晶体管具有电流端子，并且所述第二晶体管具有电流端子，以及所述收发器还包括隐性归零电路，所述隐性归零电路耦合到所述公共电压端子、所述第一晶体管的所述电流端子和所述第二晶体管的所述电流端子，并且所述隐性归零电路被配置为在所述收发器从显性状态转变为隐性状态时强制所述第一2CN114747184A权利要求书2/3页晶体管的所述电流端子和所述第二晶体管的所述电流端子在一段时间内处于所述公共电压端子上的电压。10.一种收发器，其包括：驱动器级，其具有耦合在电源电压端子和第一总线端子之间的第一晶体管和耦合在地和第二总线端子之间的第二晶体管；以及瞬态触发环抑制电路，其耦合到