总线收发器.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113542082A(43)申请公布日2021.10.22(21)申请号202110438304.6G06F13/42(2006.01)(22)申请日2021.04.22(30)优先权数据102020110984.92020.04.22DE(71)申请人英飞凌科技股份有限公司地址德国诺伊比贝尔格(72)发明人T·伊斯林格M-M·赫尔M·曼戈斯特E·皮赫特J·雷珀(74)专利代理机构北京市金杜律师事务所11256代理人闫昊(51)Int.Cl.H04L12/40(2006.01)G06F13/40(2006.01)权利要求书2页说明书6页附图4页(54)发明名称总线收发器(57)摘要本公开的实施例涉及总线收发器。下面描述用于驱控网络节点中的双线线路的集成的驱动器电路。根据一个实施例，驱动器电路具有第一接头和第二接头，两者都可以连接至控制器芯片。驱动器电路还具有至少一个可连接到总线线路的总线接头。驱动器电路的控制电路被设计为在第一模式或第二模式中工作，并且控制电路被设计为在第二模式中在第二接头处输出接收信号并且在第一模式中占据低功耗状态，该接收信号表示在总线接头处接收到的总线信号。控制电路还被设计为，当在第一接头或第二接头处检测到第一命令时从第一模式变换到第二模式，并且当在预定时间段内总线信号不显示任何数据时从第二模式变换到第一模式。CN113542082ACN113542082A权利要求书1/2页1.一种集成的驱动器电路，包括以下项：第一接头(TXD)和第二接头(RXD)，所述第一接头和所述第二接头两者都可连接到控制芯片(10)；至少一个总线接头(L+，L‑)，所述总线接头可连接到总线线路；控制电路(23，24)，所述控制电路被设计为在第一模式(M3)或第二模式(M1)中工作，其中所述控制电路被设计为：在所述第二模式(M1)中，在所述第二接头(RXD)处输出接收信号(SRX)，所述接收信号表示在所述总线接头(L+，L‑)处接收到的总线信号(VBUS)；以及在所述第一模式(M3)中占据低功耗状态；以及其中控制电路(23，24)还被设计为：当在所述第一接头(TXD)或所述第二接头(RXD)处检测到第一命令时，从所述第一模式(M3)变换到所述第二模式(M1)；以及当所述总线信号(VBUS)对于预定时间段(TS)未显示任何数据时，从所述第二模式(M1)变换到所述第一模式(M3)。2.根据权利要求1所述的驱动器电路，其中所述第一命令通过具有特定电平变化序列的二进制信号被表示。3.根据权利要求1或2所述的驱动器电路，其中所述控制电路还被设计为：在经过所述预定时间段(TS)之后从所述第二模式(M1)变换到所述第一模式(M3)之后，在所述第二接头(RXD)处输出确认信号。4.根据权利要求1至3中任一项所述的驱动器电路，其中所述第二接头(RXD)在所述第一模式(M3)中被配置为输入端，以及其中所述控制电路(23、24)被设计为：当在被配置为输入段的所述第二接头(RXD)处接收到所述第一命令时，所述控制电路(23、24)从所述第一模式(M3)变换到所述第二模式(M1)。5.根据权利要求4所述的驱动器电路，其中所述第二接头(RXD)在所述第二模式(M1)中被配置为输出端，所述接收信号(SRX)在所述输出端处被输出。6.根据权利要求1至5中任一项所述的驱动器电路，其中所述控制电路(23、24)还被设计为：在第三模式(M2)中工作，在所述第三模式中，总线信号(VBUS)在所述总线接头(L+，L‑)处被输出，所述总线信号表示在所述第一接头(TXD)处接收到的数据信号(STX)，以及其中所述控制电路(23、24)还被设计为：当在所述第一接头(TXD)处检测到第二命令时，从所述第二模式(M1)变换到所述第三模式(M2)。7.根据权利要求1至6中任一项所述的驱动器电路，其中在所述第二模式(M1)中在所述总线接头(L+，L‑)处接收到的总线信号(VBUS)符合10BASE‑T1S标准。8.一种网络节点，具有以下项：微控制器(10)；根据权利要求1至7中任一项所述的集成的驱动器电路，其中所述微控制器的第一引脚2CN113542082A权利要求书2/2页(OUT1)与所述驱动器电路(20)的所述第一接头(TXD)连接，并且所述微控制器的第二引脚(IN1)与所述驱动器电路(20)的所述第二接头(TXD)连接；以及两线总线线路，所述两线总线线路连接到所述驱动器电路的所述总线接头(L+，L‑)，其中所述微控制器(10)被设计为：产生所述第一命令并将所述第一命令传输到所述驱动器电路(20)。9.一种用于运行驱动器电路的方法，所述方法包括以下项：在所述驱动器电路(20)的第一接头(TXD)处或所述驱动