一种用于SiC功率器件的复合终端结构及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115911097A(43)申请公布日2023.04.04(21)申请号202211743085.3(22)申请日2022.12.31(71)申请人厦门大学地址361005福建省厦门市思明南路422号(72)发明人杨伟锋冶晓峰王懿锋王鑫炜(74)专利代理机构厦门原创专利事务所(普通合伙)35101专利代理师高巍(51)Int.Cl.H01L29/06(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书2页说明书6页附图9页(54)发明名称一种用于SiC功率器件的复合终端结构及其制造方法(57)摘要本发明公开了一种用于SiC功率器件的复合终端结构及其制造方法。其中，所述结构包括：形成于N型重掺杂衬底上的N‑漂移区，N‑漂移区上依次设有器件元胞区和器件终端区；器件元胞区包括间隔设置的深P阱区，以及深P阱区与N‑漂移区形成的PN结组成主结；器件终端区包括：P型结终端拓展区、钝化层；该P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；P型结终端拓展区表面淀积有钝化层，N+场限环远离N‑漂移区一侧设置有刻蚀沟槽。本发明可以增强器件的抗短路能力，在器件处于反向阻断状态时，器件元胞区的PN结和终端结构同时承受耐压，提高器件反向击穿电压，从而使器件更具有可靠性。CN115911097ACN115911097A权利要求书1/2页1.一种用于SiC功率器件的复合终端结构，其特征在于，包括形成于N型重掺杂衬底上的N‑漂移区，所述N‑漂移区之上依次设有器件元胞区和器件终端区；所述器件元胞区包括间隔设置的深P阱区，以及深P阱区与所述N‑漂移区形成的PN结组成主结；所述器件终端区包括：P型结终端拓展区、钝化层；该P型结终端拓展区靠近主结一侧间隔设置有若干N+场限环；所述P型结终端拓展区表面淀积有钝化层，N+场限环远离N‑漂移区一侧设置有刻蚀沟槽。2.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述P型结终端拓展区的深度与深P阱区的深度相同。3.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述N+场限环的深度小于P型结终端拓展区的深度。4.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述刻蚀沟槽的沟槽截面形状为矩形、梯形、V形、台阶形或U形中的一种或多种。5.如权利要求1所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述器件元胞区包括：设置于深P阱区中的P阱区；该P阱区内依次设置的N+源区和P+体区；N+源区和P+体区与源极金属相连，并通过该源极金属与下一深P阱区中的N+源区和P+体区相连；以及，位于两个深P阱区之间的深JFET区；该深JFET区远离N‑漂移区一侧从下至上依次设置有栅介质层、栅极层。6.如权利要求5所述的一种用于SiC功率器件的复合终端结构，其特征在于，所述栅介质材料为SiO2、Al2O3、AlN、HfO2、Ga2O3、MgO、SiNX、Sc2O3材料中的一种或任意几种的组合。7.制备如权利要求1‑6任一项所述的一种用于SiC功率器件的复合终端结构的方法，其特征在于，所述方法包括：S1、取一碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P阱区窗口，在碳化硅片上进行P型离子随机注入，在此同时形成P阱区；S2、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深P阱区开孔及P型结终端拓展区开孔，在碳化硅片上进行P型离子沟道注入，在此同时形成深P阱区及P型结终端拓展区；S3、在碳化硅晶片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀深JFET区开孔；在碳化硅片上进行N型离子沟道注入，在此同时形成深JFET区；S4、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀P+体区开孔，在碳化硅片上进行P型离子注入，在此同时形成P+体区；S5、在碳化硅片上淀积SiO2氧化层，在氧化层上布设光刻胶并刻蚀N+源区开孔及N+场限环开孔，在碳化硅片上进行N型离子注入，在此同时形成N+源区及N+场限环；S6、在碳化硅片上淀积栅介质层和钝化层并刻蚀出沟槽开孔并刻蚀出刻蚀沟槽；在刻蚀沟槽中填充SiO2后淀积栅极层、源极金属、漏极金属。8.如权利要求7所述的制备一种用于SiC功率器件的复合终端结构的方法，其特征在于，所述S1‑S5中在离子注入P型离子可选Al或B，注入的N型离子可选N或P或As；所述S2、S3中沟道注入时，注入离子的半径小于原子排之间敞开的距离，注入方向沿着敞开的晶方向。9.如权利要求7所述的制备一种用于SiC功率器件的复合终端结构的方法，其特征在2CN115911097A权利要求书2/2页于，所述S1是注入离子的掺杂浓度为1E18