一种TSV芯片及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115954323A(43)申请公布日2023.04.11(21)申请号202211712341.2(22)申请日2022.12.29(71)申请人上海集成电路装备材料产业创新中心有限公司地址201807上海市嘉定区娄陆公路497号(72)发明人袁宇(74)专利代理机构北京集佳知识产权代理有限公司11227专利代理师高雪(51)Int.Cl.H01L21/768(2006.01)权利要求书1页说明书6页附图8页(54)发明名称一种TSV芯片及其制造方法(57)摘要本发明涉及芯片制造领域，特别是涉及一种TSV芯片及其制造方法，通过在TSV芯片前驱体的正面整面覆盖硬掩膜层；在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口，得到金属前置物；所述TSV电连接开口底部暴露出所述TSV芯片前驱体的次层电路结构层，所述假性开口仅贯穿所述硬掩膜层；在所述金属前置物的正面设置导电填充层；所述导电填充层填充所述TSV电连接开口及所述假性开口，且覆盖所述硬掩膜层；对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV构造体；对所述TSV构造体进行封装，得到TSV芯片。本发明可通过调整所述假性开口的位置，使晶圆翘曲度偏差减小。CN115954323ACN115954323A权利要求书1/1页1.一种TSV芯片制造方法，其特征在于，包括：在TSV芯片前驱体的正面整面覆盖硬掩膜层；在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口，得到金属前置物；所述TSV电连接开口底部暴露出所述TSV芯片前驱体的次层电路结构层，所述假性开口仅贯穿所述硬掩膜层；在所述金属前置物的正面设置导电填充层；所述导电填充层填充所述TSV电连接开口及所述假性开口，且覆盖所述硬掩膜层；对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV构造体；对所述TSV构造体进行封装，得到TSV芯片。2.如权利要求1所述的TSV芯片制造方法，其特征在于，所述在覆盖所述硬掩膜层的TSV芯片前驱体的正面设置TSV电连接开口及假性开口包括：对所述硬掩膜层进行刻蚀，得到包括假性开口的硬掩膜层；在包括所述假性开口的硬掩膜层表面设置抗反射层；对设置所述抗反射层的TSV芯片前驱体的正面进行刻蚀，得到TSV电连接开口，再去除刻蚀后剩余的所述抗反射层。3.如权利要求1所述的TSV芯片制造方法，其特征在于，所述假性开口的位置根据所述TSV电连接开口的位置确定，使所述硬掩膜层上的开口均匀分布。4.如权利要求1所述的TSV芯片制造方法，其特征在于，所述硬掩膜层包括氮化硅层或氧化硅层中的至少一种。5.如权利要求1所述的TSV芯片制造方法，其特征在于，所述在所述金属前置物的正面设置导电填充层包括：在所述金属前置物的正面进行电化学电镀，得到导电填充层。6.如权利要求1所述的TSV芯片制造方法，其特征在于，所述对所述导电填充层进行平坦化，并暴露出所述硬掩膜层，得到TSV芯片包括：对所述导电填充层进行化学机械抛光，并暴露出所述硬掩膜层，得到TSV芯片。7.如权利要求1至6任一项所述的TSV芯片制造方法，其特征在于，所述对所述TSV构造体进行封装，得到TSV芯片包括：以所述假性开口为识别标记，对所述TSV构造体进行封装，得到TSV芯片。8.一种TSV芯片，其特征在于，所述TSV芯片为通过如权利要求1至7任一项所述的TSV芯片制造方法得到的芯片。2CN115954323A说明书1/6页一种TSV芯片及其制造方法技术领域[0001]本发明涉及芯片制造领域，特别是涉及一种TSV芯片及其制造方法。背景技术[0002]3D堆叠硅通孔(TSV：ThroughSiVia)工艺中，通过TSV可以实现晶圆正面、背面电路的有效互连。由于TSV工艺特殊性，不同关键尺寸(CD：Criticaldimension)的图形会在刻蚀工艺(Etch)中负载(loading)不同从而得到不同深度的TSV，因此通常TSV设计规则(DesignRule)均规定TSV固定大小及形状(一般为圆形)，同时因为走线及晶圆整体承受应力不能过大等需求，该层不能添加配载部分(dummy)且图形密度不能超过一定限度。[0003]在现行的TSV工艺中，存在以下几个问题：一是TSV在进行平坦化的过程中，由于导电的金属与介质材料之间的抛光速率存在差异，导致有TSV区域及无TSV区域之间会存在较大的台阶差(Stepheight)，晶圆依据TSV区域的分布不同其厚度会产生较大差异，呈现区域性色差，导致整体晶圆平整度(TTV：Totalthicknessvariation)较差；二是TSV图形是基于电路需要进行分布，无法在晶圆的平面内做到均匀分布，使晶圆在不同方向上应力差异较