半导体器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115985775A(43)申请公布日2023.04.18(21)申请号202111205152.1(22)申请日2021.10.15(71)申请人上海集成电路研发中心有限公司地址201210上海市浦东新区张江高科技园区高斯路497号(72)发明人刘轶群(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237专利代理师田婷(51)Int.Cl.H01L21/335(2006.01)H01L21/336(2006.01)H01L29/775(2006.01)H01L29/78(2006.01)权利要求书2页说明书8页附图6页(54)发明名称半导体器件及其制造方法(57)摘要本发明提供了一种半导体器件及其制造方法，应用于半导体领域。在本发明提供的半导体器件的制造方法中，通过采用先在绝缘体上硅衬底的顶部半导体层中形成横向排布的多个纳米线板，之后，再利用现有的形成鳍式场效应晶体管的栅极结构的方式，在沿横跨多个所述纳米线板的方向，形成全环栅的栅极结构。由于本发明是在包含绝缘埋层的绝缘体上硅衬底中形成横向排布的纳米线板(沟道)，因此，在后续步骤形成源极(源区)和漏极(漏区)的时候，无需按照现有的全环栅形成方式，先形成内隔离层，再形成源/漏极，从而在提出一种新型形成全环栅的方法的同时，简化了全环栅的形成步骤，降低了从FinFET到GAA技术代过渡的挑战性和器件形成成本。CN115985775ACN115985775A权利要求书1/2页1.一种半导体器件的制造方法，其特征在于，包括：提供一衬底，所述衬底具有自下至上依次堆叠的底部半导体层、绝缘埋层和顶部半导体层，所述顶部半导体层内形成有多个深度小于所述顶部半导体层的厚度的第一浅沟槽；在所述第一述浅沟槽的侧壁上形成纳米线层；以所述纳米线层为掩膜，并刻蚀所述纳米线层两侧的顶部半导体层至所述绝缘埋层的顶面，以形成多个分立的堆叠结构；形成虚拟栅极和侧墙，所述虚拟栅极横跨在多个所述堆叠结构上并围绕所述堆叠结构的部分区域的侧壁和顶面上，所述侧墙位于所述虚拟栅极的侧壁上；形成位于各个所述虚拟栅极两侧的堆叠结构中的源区和漏区；去除所述虚拟栅极以在所述侧墙之间形成第一开口，并从所述第一开口中去除所述纳米线层下方的顶部半导体层，以在所述第一开口中形成悬空的纳米线沟道；在所述第一开口中依次形成栅氧化层和金属栅极，所述栅氧化层全包围所述纳米线沟道，所述金属栅极覆盖在所述栅氧化层的表面上，且至少填满所述第一开口。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底为绝缘体上硅衬底，所述底部半导体层和所述顶部半导体层的材料包括硅，所述绝缘埋层的材料包括二氧化硅；所述纳米线层的材料包括硅、锗、III‑V族材料中的一种或多种所述材料的组合物。3.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一述浅沟槽的侧壁上形成纳米线层的步骤包括：在所述顶部半导体层和所述第一沟槽的表面上外延生长纳米线层；采用干法刻蚀工艺，选择性的去除覆盖在所述第一浅沟槽的底部上以及所述顶部半导体层顶面上的所述纳米线层。4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述形成位于各个所述虚拟栅极两侧的堆叠结构中的源区和漏区的步骤，包括：去除位于所述虚拟栅极两侧的部分区域的所述堆叠结构中的所述纳米线层和所述纳米线层下方的至少部分顶部半导体层，以在所述虚拟栅极两侧的堆叠结构中分别形成第二浅沟槽；在所述第二浅沟槽中沉积应力材料层，以使所述应力材料层至少填满所述第二浅沟槽，以形成所述源区和所述漏区。5.如权利要求4所述的半导体器件的制造方法，其特征在于，当所述半导体器件为NMOS管，所述应力材料层包括硅；当所述半导体器件为PMOS管，所述应力材料层包括硅化锗。6.如权利要求1所述的半导体器件的制造方法，其特征在于，去除所述虚拟栅极以在所述侧墙之间形成第一开口的步骤，包括：沉积绝缘介质层直至所述绝缘介质层将所述源区、所述漏区和所述虚拟栅极均掩蔽在内；平坦化所述绝缘介质层，并进一步暴露出所述虚拟栅极的顶面；采用干法刻蚀和湿法刻蚀结合工艺，去除所述虚拟栅极。7.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述第一开口中形成所述栅氧化层的步骤，包括：对所述衬底进行湿法清洗工艺或热氧化工艺，以在所述第一开口的底部以及位于所述2CN115985775A权利要求书2/2页纳米线沟道下面的空隙的顶部和侧壁上形成第一氧化层；通过原子层沉积工艺，在所述第一开口和所述空隙中的所述第一氧化层的表面上形成第二氧化层，以形成由所述第一氧化层和所述第二氧化层组成的所述栅氧化层。8.如权利要求7所述的半导体器件的制造方法，其特征在于，当所述半导体器件为核心器件，所述第一氧化层的厚