High-K电容介质刻蚀的方法.pdf
书生****萌哒
在线预览结束,喜欢就下载吧,查找使用更方便
相关资料
High-K电容介质刻蚀的方法.pdf
本发明提供一种High‑K电容介质刻蚀的方法,包括:提供一半导体结构,包括MIM电容下极板、形成于MIM电容下极板表面的High‑K电容介质层及形成于High‑K电容介质层表面的MIM电容上极板,且MIM电容上极板定义出High‑K电容介质层所要保留的范围;对High‑K电容介质层进行刻蚀,且在刻蚀过程中,通入三氯化硼与氯气的配比范围为3:1~9:1的混合气体,并采用1000W~1500W源功率及0W~80W的偏压功率,且通入50sccm~200sccm的AR气体。通过本发明解决了以现有的刻蚀High‑K
阻挡介质层的刻蚀方法.pdf
本发明提供一种阻挡介质层的刻蚀方法,包括:提供半导体衬底,所述半导体衬底上依次形成有金属层、阻挡介质层、氧化介质层和光刻胶层,所述光刻胶层内形成有光刻胶开口;对所述光刻胶开口的形貌进行调整,形成具有倾斜角度的光刻胶开口;沿所述具有倾斜角度的光刻胶开口对下方的氧化介质层进行刻蚀工艺,在氧化介质层内形成氧化介质层开口;去除氧化介质层上方残留的光刻胶层;以所述氧化介质层为掩膜,沿所述氧化介质层开口对阻挡介质层进行刻蚀工艺,在阻挡介质层内形成阻挡介质层开口,露出下方的金属层,所述阻挡介质层开口具有倾斜角度。本发明
层间介质层的刻蚀方法.pdf
本发明公开了一种层间介质层的刻蚀方法,包括:在半导体衬底上依次形成有浮栅介质层、浮栅多晶硅层和层间介质层;在层间介质层上形成图案化的光刻胶层,以光刻胶层为掩模,对层间介质层进行第一次刻蚀,在层间介质层内形成具有第一深度的第一沟槽,所述第一沟槽沿其深度方向的截面从远离浮栅多晶硅层处到所述浮栅多晶硅层处收缩;以图案化的光刻胶层为掩模,对层间介质层进行第二次刻蚀,使第一沟槽形成具有第二深度的第二沟槽,第二沟槽沿其深度方向的截面从远离浮栅多晶硅层处到靠近浮栅多晶硅层处收缩;此时,第二沟槽内部沉积有聚合物,第二沟槽
一种高K栅介质的刻蚀方法.pdf
一种高K栅介质的刻蚀方法:1)在硅衬底上依次形成界面SiO2/高K栅介质/金属栅/多晶硅/硬掩膜叠层栅结构,对于后栅工艺,栅结构中没有金属栅这一层,其余同先栅工艺;2)光刻形成胶图形。3)刻蚀硬掩膜,终止在多晶硅上;4)去胶后刻蚀多晶硅,对于前极工艺终止在金属栅上,对后栅工艺,刻蚀终止在高K栅介质上;5)对于先栅工艺,刻蚀金属栅终止在高K栅介质上;6)刻蚀高K栅介质,终止在硅衬底上。本发明采用BCl3反应离子刻蚀辅以Ar离子轰击,不仅可以获得陡直的刻蚀剖面,不留残余,而且对硅衬底具有优良的刻蚀选择比,不产
Highk与Lowk的分析.docx
High-k与Low-k的分析近十年来CPU业者每发表1款新主打CPU,就会顺带标榜该芯片所用的制程技术,最初只标榜尺寸缩密性制程,而近五年来更是强调各种新材质性制程,倘若不去了解新材质制程的意义,那么也将愈来愈不了解新CPU的价值意义……过去IBM微电子发表LowkDielectric(低介电质绝缘,或称:低介电常数绝缘)制程技术时,人们没有投入太多的注目,而今Intel在45nm制程的芯片产品发表后,也连带在45nm制程内使用了Highk/MetalGate(高介电质金属闸极)技术,使的最近笔者经常被