3D-IC基带芯片、堆叠芯片及数据处理方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115996200A(43)申请公布日2023.04.21(21)申请号202111205728.4(22)申请日2021.10.15(71)申请人西安紫光国芯半导体有限公司地址710075陕西省西安市高新区丈八街办高新六路38号A座4楼(72)发明人周小锋(74)专利代理机构北京众达德权知识产权代理有限公司11570专利代理师邓静(51)Int.Cl.H04L49/109(2022.01)H04L45/00(2022.01)权利要求书2页说明书9页附图6页(54)发明名称3D-IC基带芯片、堆叠芯片及数据处理方法(57)摘要本发明公开了一种3D‑IC基带芯片、堆叠芯片及数据处理方法，通过在逻辑单元中构建网络拓扑结构连接各网络节点，使得各网络节点间的通信不再依靠总线仲裁，而是利用节点与节点之间进行通信，各网络节点能够在网络拓扑结构中并行建立各自的通信路径来访问其他网络节点对应的存储阵列且互不干扰，也无需排队等候，故能够提高数据处理效率。另外，将存储单元集成在片内并将其划分为多个存储阵列，则网络节点可通过对应的凸点阵列直接访问自身对应的存储阵列进行存取操作，故提高了从存储单元中存取数据的效率，进而提高了整个3D‑IC基带芯片的计算性能。CN115996200ACN115996200A权利要求书1/2页1.一种3D‑IC基带芯片，其特征在于，包括：逻辑单元和存储单元，所述存储单元包括多个存储阵列，每一所述存储阵列上设置有凸点阵列；所述逻辑单元包括多个路由节点以及多个网络节点，多个所述路由节点互连形成网络拓扑结构，每一所述路由节点对应连接一个所述网络节点，所述网络节点通过对应的凸点阵列连接对应的所述存储阵列。2.根据权利要求1所述的3D‑IC基带芯片，其特征在于，所述逻辑单元还包括存储控制器，所述存储控制器用于控制所述存储单元的至少部分所述存储阵列，所述存储控制器连接至少部分所述路由节点和/或至少部分所述网络节点，至少部分所述网络节点共用同一存储控制器存储访问至少部分所述存储阵列。3.根据权利要求2所述的3D‑IC基带芯片，其特征在于，所述逻辑单元还包括多个存储控制器，每一所述路由节点和/或每一所述网络节点连接一个所述存储控制器，所述网络节点分别利用各自对应的所述存储控制器存储访问所述存储控制器对应控制的所述存储阵列。4.根据权利要求2或3所述的3D‑IC基带芯片，其特征在于，所述逻辑单元还包括：缓冲器，所述缓冲器通过对应的凸点阵列连接所述存储单元，所述缓冲器用于将所述存储单元的电压转换为所述逻辑单元的电压；或者将所述逻辑单元的电压转换为所述存储单元的电压。5.根据权利要求4所述的3D‑IC基带芯片，其特征在于，所述网络节点为下述之一：软核、加速器、软核簇、加速器簇。6.根据权利要求5所述的3D‑IC基带芯片，其特征在于，任一所述网络节点通过自身连接的所述路由节点以及其余所述网络节点连接的所述路由节点，存储访问其余所述网络节点对应的存储阵列；或者任一所述网络节点通过自身连接的所述路由节点以及其余所述网络节点连接的所述路由节点，存储访问其余所述网络节点对应的软核、加速器、软核簇、加速器簇中至少之一。7.根据权利要求6所述的3D‑IC基带芯片，其特征在于，所述存储单元包括：DRAM单元和NVM单元；所述网络节点通过第一凸点阵列连接所述DRAM单元对应的存储阵列，且所述网络节点通过第二凸点阵列连接所述NVM单元对应的存储阵列；所述存储控制器包括：DRAM控制器和NVM控制器，DRAM控制器控制DRAM单元对应的存储阵列，NVM控制器控制NVM单元对应的存储阵列。8.根据权利要求7所述的3D‑IC基带芯片，其特征在于，所述网络节点利用对应的所述DRAM控制器存储访问所述DRAM控制器对应控制的所述DRAM单元中的存储阵列；所述所述网络节点利用对应的所述NVM控制器存储访问所述NVM控制器对应控制的所述NVM单元中的存储阵列。9.一种堆叠芯片，其特征在于，包括根据上述权利要求1‑8任一权项的3D‑IC基带芯片；处理器，与上述权利要求1‑8任一权项的3D‑IC基带芯片三维堆叠连接。10.一种数据处理方法，其特征在于，所述数据处理方法应用于上述权利要求1‑8任一权项的3D‑IC基带芯片中，所述数据处理方法包括：2CN115996200A权利要求书2/2页各网络节点接收各自的数据处理请求；所述各网络节点基于各自的所述数据处理请求，分别通过自身对应的凸点阵列访问自身对应的存储阵列；和/或所述各网络节点基于各自的所述数据处理请求，分别在网络拓扑结构中建立各自的通信路径访问各自的所述数据处理请求对应的存储阵列。11.根据权利要求10所述的数据处理方法，其特征在于，若至少部分所述网络节点连接同