一种半导体器件及其制造方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN116031288A(43)申请公布日2023.04.28(21)申请号202310159209.1(22)申请日2023.02.15(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号(72)发明人李永亮赵飞(74)专利代理机构北京知迪知识产权代理有限公司11628专利代理师梁佳美(51)Int.Cl.H01L29/08(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书2页说明书10页附图11页(54)发明名称一种半导体器件及其制造方法(57)摘要本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，用于减小源/漏结构与栅堆叠结构之间的寄生电容，提升晶体管的工作性能。所述半导体器件包括：半导体基底、以及形成在半导体基底上的晶体管。其中，晶体管包括：源/漏结构、沟道、栅堆叠结构以及第一金属半导体接触层。源/漏结构形成在半导体基底上。沿半导体基底的厚度方向，源/漏结构包括第一有源区、以及位于第一有源区上的第二有源区。第二有源区的宽度沿靠近第一有源区的方向呈线性增大。沟道位于源/漏结构之间。栅堆叠结构形成在沟道的外周。第一金属半导体接触层仅形成在源/漏结构对应第二有源区的部分上。第一有源区具有与第一金属半导体接触层自对准的垂直侧壁。CN116031288ACN116031288A权利要求书1/2页1.一种半导体器件，其特征在于，包括：半导体基底、以及形成在所述半导体基底上的晶体管；其中，所述晶体管包括：源/漏结构，形成在所述半导体基底上；沿所述半导体基底的厚度方向，所述源/漏结构包括第一有源区、以及位于所述第一有源区上的第二有源区；所述第二有源区的宽度沿靠近所述第一有源区的方向呈线性增大；沟道，位于所述源/漏结构之间；栅堆叠结构，形成在所述沟道的外周；以及第一金属半导体接触层，仅形成在所述源/漏结构对应所述第二有源区的部分上；所述第一有源区具有与所述第一金属半导体接触层自对准的垂直侧壁。2.根据权利要求1所述的半导体器件，其特征在于，所述源/漏结构还包括位于所述半导体基底与所述第一有源区之间的第三有源区；所述第三有源区的宽度沿靠近所述第一有源区的方向呈线性增大，所述第三有源区与所述第一金属半导体接触层自对准。3.根据权利要求1所述的半导体器件，其特征在于，整个所述源/漏结构为外延结构；或，所述源/漏结构包括鳍部、以及形成在所述鳍部外周的外延部；所述鳍部与所述沟道一体成型。4.根据权利要求1所述的半导体器件，其特征在于，所述源/漏结构的材料不同于所述沟道的材料。5.根据权利要求1所述的半导体器件，其特征在于，所述晶体管还包括第二金属半导体接触层；所述第二金属半导体接触层覆盖在所述源/漏结构暴露在所述第一金属半导体接触层之外的部分上。6.根据权利要求5所述的半导体器件，其特征在于，所述第二金属半导体接触层中的金属元素不同于所述第一金属半导体接触层中的金属元素。7.根据权利要求1～6任一项所述的半导体器件，其特征在于，所述晶体管为环栅晶体管或鳍式场效应晶体管。8.根据权利要求1～6任一项所述的半导体器件，其特征在于，所述半导体器件为CFET器件或Forksheet器件。9.一种半导体器件的制造方法，其特征在于，包括：提供一半导体基底；在所述半导体基底上形成晶体管；其中，所述晶体管包括：源/漏结构，形成在所述半导体基底上；沿所述半导体基底的厚度方向，所述源/漏结构包括第一有源区、以及位于所述第一有源区上的第二有源区；所述第二有源区的宽度沿靠近所述第一有源区的方向呈线性增大；沟道，位于所述源/漏结构之间；栅堆叠结构，形成在所述沟道的外周；以及第一金属半导体接触层，仅形成在所述源/漏结构对应所述第二有源区的部分上；所述第一有源区具有与所述第一金属半导体接触层自对准的垂直侧壁。10.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述在所述半导体基2CN116031288A权利要求书2/2页底上形成晶体管，包括：在所述半导体基底上至少形成所述沟道；至少采用外延工艺，在所述沟道沿所述栅堆叠结构的长度方向的两侧形成源/漏预形成结构；所述源/漏预形成结构具有的外侧面均为{111}晶面；在所述源/漏预形成结构的顶部形成所述第一金属半导体接触层；所述源/漏预形成结构被所述第一金属半导体接触层覆盖的部分的最大宽度小于所述源/漏预形成结构的最大宽度；以所述第一金属半导体接触层为自对准掩膜，对所述源/漏预形成结构进行图案化处理，获得所述源/漏结构。11.根据权利要求10所述的半导体器件的制造方法，其特征在于，在所述源/漏预形成结构的顶部形成所述第一金属半导体接触层，包括：形成覆盖在部分所述源/漏预形成结构上的