基于SOPC的实时图像存储系统的设计.docx

基于SOPC的实时图像存储系统的设计聂孟庆余愚摘要:基于目前实时图像存储的解决方案研究的现状与发展趋势,本文研究了基于SOPC技术的实时图像存储设计方案。使用ALTERA公司的NiosII软核处理器作为总控制器,采用CCD传感器加ADV7181B视频解码芯片进行实时图像数据采集,SDRAM用来存放实时图像数据与程序,VGA控制器控制实时图像显示。关键词:片上可编程系统;实时图像;视频解码;同步动态随机存储器1引言随着高速图像处理技术的应用领域不断扩大,对图像处理速度的要求也越来越高,当前基于软核处理器的图像处理系统成为研究的热点。微电子技术的迅猛发展为高速图像处理系统提供了硬件基础,其中内嵌软核处理器的现场可编程门阵列(FPGA)满足了图像处理系统中对速度、集成度、可靠性的要求。FPGA的应用越来越广泛,大容量高速度的FPGA以及SOPC技术的出现,为图像采集和处理提供了一种新的解决方案,使用FPGA来构建基于片上可编程系统(SOPC)的图像处理系统,充分利用SOPCBuilder中自带的各种IP核控制器,减少底层硬件的开发[1,2],已成为一种趋势。2系统基本架构图1为基于SOPC的实时图像处理系统的基本架构,视频解码芯片ADV7181B首先对CCD摄像头所采集的信号进行A/D转换,转换为YUV空间格式数据,然后再将YUV空间转换到RGB空间;FPGA通过I?C配置模块核对视频解码芯片ADV7181B进行参数配置,ADV7181B的时钟信号由一片27MHz的晶振提供,产生内部所需的27MHz的LLC(行锁定系统时钟)信号。通常使用二分频信号LLC2(13.5MHz)来同步整个图像采集系统,输出8位标准的ITU656YUV4:2:2格式的数据;A/D转换后的数据通过SDRAM控制器存储到SDRAM中;VGA显示模块是用来将SDRAM中的视频数据通过VGA显示器实时显示出来。3视频解码芯片的I2C总线配置为了控制总线上的设备,必须要遵守一个特定的协议(I2C总线协议)。I2C总线为同步传输总线,总线信号完全与时钟同步。I2C总线上与数据传输有关的信号有起始信号S、终止信号P、应答信号以及位传输信号。首先,I2C总线控制器发起一个数据传输的起始条件是:SCLK信号保持高电平,而SDA信号由高电平变为低电平。这意味着一个地址或者数据流传输已经开始。外围设备都监视着SCLK和SDA信号并等待着起始条件及正确的地址。起始条件满足后,就会送出一个8位的设备地址,所有的外围设备开始相应起始条件并转换下一个8位寄存器地址(7位地址+1位读写位)。在发送时由高位到低位依次传输。外围设备识别出传输地址后作出反应,在第九个时钟脉冲把数据线变为低电平,这被视为一个确认位。此时其他所有设备退出总线并使总线保持闲置状态,设备监视SCLK和SDA,等待起始条件并等待争取的传输地址的时刻即为闲置状态。接下来开始将8位数据写入或者读出寄存器,读写位决定了数据的传输方向。当时钟线SCLK为高电平,而数据线SDA由低电平变为高电平时,表示一次数据传输完成,停止I2C总线,等待下一次的传输开始。图2为I2C总线的数据传输时序图[4]。ADV7181B内部共有240个控制寄存器,可通过配置这些控制寄存器来设定和实现ADV7181B的各种功能。由于ADV7181B输出8位ITU656YUV4:2:2格式的数字视频信号,在此要求下,只要对ADV7181B的40个寄存器的内容进行配置即可,这40个寄存器的地址和配置数据如表1所示。配置数据存储在查找表LUT_DATA中,LUT-DATA为16位,包括了ADV7181B的寄存器地址和寄存器数据,配置时逐个写入寄存器的值,寄存器索引代码为LTU_INDEX。每个寄存器配置分三步,使用mSetup-ST来表示当前进行到哪一步。第一步准备数据,将8位从设备地址与存储在LTU_DATA中的寄存器地址合并为24位数据,并将mI2C_GO设置为1,启动I2C传输;第二步检测传输结束信号,如果检测到传输结束(此时mI2C_END=1),但ACK信号不正常,重新发送数据;如果检测到传输结束且ACK信号正常,则进入第三步,将寄存器索引加1,准备下一次数据的传输。在SOPCBuilder自带的IP核库中并没有I?C配置模块IP核,此模块是根据ADV7181B芯片的寄存器特点以及功能要求自行设计,并以IP核的形式通过Avalon总线链接到SOPC系统上。4视频解码CCD摄像头采集到的数据经过视频解码芯片进行A/D转换后,输出8位YUV4:2:2格式视频数据流,然后经过视频解码模块将其转换为ITU656标准的视频数据流,这些信号包括8位的视频图像数据,行同步信号,场同步信号以及行参考信号。PAL制式下,每秒扫描25帧,每帧包含奇偶两场图像。每帧图像含