CADENCE原理图与PCB设计项目说明.doc

CADENCE原理图与PCB设计项目说明CADENCE原理图与PCB设计说明（第1版）内部资料请勿外传目录TOC\o"1-4"\h\zHYPERLINK\l"_Toc59270613"序言PAGEREF_Toc59270613\h1HYPERLINK\l"_Toc59270614"第一章系统简介PAGEREF_Toc59270614\h2HYPERLINK\l"_Toc59270615"系统组成PAGEREF_Toc59270615\h2HYPERLINK\l"_Toc59270616"库PAGEREF_Toc59270616\h2HYPERLINK\l"_Toc59270617"原理图输入PAGEREF_Toc59270617\h3HYPERLINK\l"_Toc59270618"设计转换和修改管理PAGEREF_Toc59270618\h3HYPERLINK\l"_Toc59270619"物理设计与加工数据的生成PAGEREF_Toc59270619\h3HYPERLINK\l"_Toc59270620"高速PCB规划设计环境PAGEREF_Toc59270620\h3HYPERLINK\l"_Toc59270621"Cadence设计流程PAGEREF_Toc59270621\h4HYPERLINK\l"_Toc59270622"第二章Cadence安装PAGEREF_Toc59270622\h6HYPERLINK\l"_Toc59270623"PAGEREF_Toc59270623\h6HYPERLINK\l"_Toc59270624"LICENSE设置PAGEREF_Toc59270624\h9HYPERLINK\l"_Toc59270625"库映射PAGEREF_Toc59270625\h10HYPERLINK\l"_Toc59270626"，设置原理图库：PAGEREF_Toc59270626\h10HYPERLINK\l"_Toc59270627"编辑ENV文件，设置PCB库：PAGEREF_Toc59270627\h12HYPERLINK\l"_Toc59270628"第三章CADENCE库管理PAGEREF_Toc59270628\h14HYPERLINK\l"_Toc59270629"中兴EDA库管理系统PAGEREF_Toc59270629\h14HYPERLINK\l"_Toc59270630"CADENCE库结构PAGEREF_Toc59270630\h16HYPERLINK\l"_Toc59270631"原理图（ConceptHDL）库结构：PAGEREF_Toc59270631\h16HYPERLINK\l"_Toc59270632"PCB库结构：PAGEREF_Toc59270632\h17HYPERLINK\l"_Toc59270633"第四章项目管理器PAGEREF_Toc59270633\h19HYPERLINK\l"_Toc59270634"项目管理的概念PAGEREF_Toc59270634\h19HYPERLINK\l"_Toc59270635"创建或打开一个项目PAGEREF_Toc59270635\h19HYPERLINK\l"_Toc59270636"原理图库的添加：PAGEREF_Toc59270636\h20HYPERLINK\l"_Toc59270637"填写设计（Design）名称PAGEREF_Toc59270637\h21HYPERLINK\l"_Toc59270638"增加新的Design(设计)PAGEREF_Toc59270638\h22HYPERLINK\l"_Toc59270639"项目的目录结构PAGEREF_Toc59270639\h23HYPERLINK\l"_Toc59270640"第五章原理图设计PAGEREF_Toc59270640\h24HYPERLINK\l"_Toc59270641"图纸版面设置PAGEREF_Toc59270641\h24HYPERLINK\l"_Toc59270642"图纸统一格式设置PAGEREF_Toc59270642\h24HYPERLINK\l"_Toc59270643"栅格设置PAGEREF_Toc59270643\h27HYPERLI