原理图_PCB到Cadence的数据转换.doc

Protel原理图/PCB到Cadence的数据转换
随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence的设计平台和工具。但是，由于没有Protel数据到Cadence数据直接转换工具，长期以来如何将现有的基于Protel平台的设计数据转化到Cadence平台上来一直是处于平台转化期的设计者所面临的难题。在长期实际的基础上，结合现有工具的特点，提供一种将Protel原理图、PCB转化到Cadence平台上的方法。
1．使用的工具a)ProtelDXPSP2b)CadenceDesignSystems,Inc.CaptureCISc)CadenceDesignSystems,Inc.OrcadLayoutd)CadenceDesignSystems,Inc.Layout2allegroe)CadenceDesignSystems,Inc.Allegrof)CadenceDesignSystems,Inc.Specctra
2．Protel原理图到CadenceDesignSystems,Inc.CaptureCIS在Protel原理图的转化上我们可以利用ProtelDXPSP2的新功能来实现。通过这一功能我们可以直接将Protel的原理图转化到CaptureCIS中。这里，我们仅提出几点通过实践总结出来的注意事项。1)ProtelDXP在输出CaptureDSN文件的时候，没有输出封装信息，在Capture中我们会看到所以元件的PCBFootprint属性都是空的。这就需要我们手工为元件添加封装信息，这也是整个转化过程中最耗时的工作。在添加封装信息时要注意保持与ProtelPCB设计中的封装一致性，以及Cadence在封装命名上的限制。例如一个电阻，在Protel中的封装为AXIAL0.4，在后面介绍的封装库的转化中，将被修改为AXIAL04，这是由于Cadence不允许封装名中出现“.”；再比如DB9接插件的封装在Protel中为DB9RA/F，将会被改为DB9RAF。因此我们在Capture中给元件添加封装信息时，要考虑到这些命名的改变。2)一些器件的隐藏管脚或管脚号在转化过程中会丢失，需要在Capture中使用库编辑的方法添加上来。通常易丢失管脚号的器件时电阻电容等离散器件。3)在层次化设计中，模块之间连接的总线需要在Capture中命名。即使在Protel中已经在父设计中对这样的总线命名了，还是要在Capture中重新来过，以确保连接。4)对于一个封装中有多个部分的器件，要注意修改其位号。例如一个74ls00，在protel中使用其中的两个门，位号为U8A，U8B。这样的信息在转化中会丢失，需要重新添加。基本上注意到上述几点，借助ProtelDXP，我们就可以将Protel的原理图转化到Capture中。进一步推广，这也为现有的Protel原理图符号库转化到Capture提供了一个途径。
3．Protel封装库的转化长期使用Protel作PCB设计，我们总会积累一个庞大的经过实践检验的Protel封装库，当设计平台转换时，如何保留这个封装库总是令人头痛。这里，我们将使用OrcadLayout，和免费的Cadence工具Layout2allegro来完成这项工作。a)在Protel中将PCB封装放置到一张空的PCB中，并将这个PCB文件用ProtelPCB2.8ASCII的格式输出出来；b)使用OrcadLayout导入这个ProtelPCB2.8ASCII文件；c)使用Layout2allegro将生成的LayoutMAX文件转化为Allegro的BRD文件；d)接下来，我们使用Allegro的Export功能将封装库，焊盘库输出出来，就完成了Protel封装库到Allegro转化。
4．ProtelPCB到Allegro的转化有了前面两步的基础，我们就可以进行ProtelPCB到Allegro的转化了。这个转化过程更确切的说是一个设计重现过程，我们将在Allegro中重现ProtelPCB的布局和布线。1)将第二步Capture生成的Allegro格式的网表传递到AllegroBRD中，作为我们重现工作的起点；2)首先，我们要重现器件布局。在Protel中输出Place&Pick文件，这个文件中包含了完整的器件位置，旋转角度和放置层的信息。我们通过简单的手工修改，就可以将它转化为Allegro的Placement文件。在Allegro中导入这个Placement文件，我们就可以得到布局了。3)布线信息的恢复，要使用Specctra作为桥梁。首先，从Protel中输出包含布线信息的SpecctraDSN文件。对于这个DSN文件我们要注意以下2点：a)Protel中的