基于FPGA的数字钟设计（VHDL语言实现） 精品资料.doc

13基于FPGA的数字钟设计（VHDL语言实现）摘要本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在MaxplusII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。芯片采用EP1K100QC208-3，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。关键词数字钟；硬件描述语言；VHDL；FPGA；键盘接口AbstractThedesignforamulti-functionaldigitalclock,withayear,month,day,hours,minutesandsecondscountdisplaytoa24-hourcyclecount;haveprooffunctionsandthewholepointtimekeepingfunction.TheuseofEDAdesigntechnology,hardware-descriptionlanguageVHDLdescriptionlogicmeansforthesystemdesigndocuments,inMaxplusIItoolsenvironment,atop-downdesign,bythevariousmodulestogetherbuildaFPGA-baseddigitalclock.ThemainsystemchipsusedEP1K100QC208-3,makeupoftheclockmodule,controlmodule,timemodule,datadecodingmodule,displayandbroadcastmodule.Aftercompilingthedesignandsimulationprocedures,theprogrammablelogicdevicetodownloadverification,thesystemcancompletetheyear,month,dayandthehours,minutesandsecondsrespectively,usingkeystomodify,cleared,startandstopthedigitalclock.Keywordsdigitalclock;hardwaredescriptionlanguage;VHDL;FPGA;keyboardinterface目录1绪论11.1选题背景11.1.1课题相关技术的发展21.1.2课题研究的必要性21.2课题研究的内容32FPGA简介42.1FPGA概述42.2FPGA基本结构42.3FPGA系统设计流程72.4FPGA开发编程原理83数字钟总体设计方案103.1数字钟的构成103.2数字钟的工作原理114单元电路设计134.1分频模块电路设计与实现134.2校时控制模块电路设计与实现144.2.1键盘接口电路原理144.2.2键盘接口的VHDL描述154.3计数模块设计与实现234.3.1秒计数模块234.3.2日计数模块254.3.3月计数和年计数模块284.4动态扫描及显示电路设计与实现304.4.1动态扫描模块304.4.2显示模块315实验结论与研究展望325.1实验结论325.2研究展望33致谢34附录35参考文献41基于FPGA的数字钟设计1绪论现代社会的标志之一就是信息产品的广泛使用，支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronicdesignautomatic,EDA）技术。本设计采用的VHDL是一种全方位的硬件描述语言，具有极强的描述能力，能支持系统行为级、寄存器传输级和逻辑门级三个不同层次的设计；支持结构、数据流、行为三种描述形式的混合描述、覆盖面广、抽象能力强，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点。在控制系统中，键盘是常用的人机交换接口，当所设置的功能键或数字键按下的时候，系统应该完成该键所设置的功能。因此，键信息输入是与软件结构密切相关的过程。根据键盘的结构不同，采用不同的编码方法。但无论有无编码以及采用什么样的编码，最后都要转换成为相应的键值，以实现按键功能程序的转移。钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先