《工学微机原理》课件.ppt

第二章微处理器2.18086/8088微处理器的工作模式、引脚信号2.1.28088微处理器的两种状态下引脚的定义（2）地址/状态引脚，引脚35#－38#。见图2.1A16/S3－A19/S6：为地址/状态复用引脚，输出三态，在总线周期T1时输出存储器的地址A16－A19，在总线周期T2、T3、T4时输出状态信息S3－S6。S6=0时，8086/8088总线相连，S6=1时，8086/8088与总线不相连。S5=0时，表示CPU中断已关闭；S5=1时，表示CPU中断已开放。S4S3的组合表示当前正在使用哪个段寄存器，见表2.1。（3）读写控制线引脚可以通过它的引脚MN/来选择两种不同的系统模式，以构成两种不同的应用系统。最小组态模式：当MN/接高电平时，处于最小模式；构成小规模的应用系统，一般用于单板机控制系统，在最小组态模式下，系统的总线控制信号直接由8086/8066来产生。引脚32#：读控制，输入有效时低电平时，CPU从存储器或从I/O端口读入数据。见图2.1。引脚29#：写控制，输入有效时低电平时，将数据写入存储器或写入I/O端口。IO/引脚28#：I/O访问或存储器访问，输出高电平时，CPU将访问I/O端口，这时地址总线A0－A15提供16位I/O端口地址，输出低电平时，CPU将访问存储器，地址总线A0－A19提供址。ALE引脚25#:地址锁存允许：输出高电平,复用引脚AD0－AD7、A16/S3－A19/S6正在传送地址信息，时间很短，统利用此脚锁存地址。READY引脚22#：准备就绪：高电平有效，表示被访问的存储器或I/O端口已经准备好，CPU不需要等待。DT/引脚27#：数据发送与接收：输出高电平，CPU发送数据，输出低电平时，表示CPU接收数据。见图2.1。引脚26#:数据允许：低电平有效时，该脚输出低电平时，表示数据总线正在传送数据，用来控制对总线的驱动。IO/、RD、WR引脚27#－29#：构成微机系统的基本信号，合形成4个基本总线操作周期：存储器读、存储器写、IO读和IO写。引脚34#：最小组态模式下的状态输出信号，与IO/和DT/一道进行编码，指示CPU在最小组态模式下的8种工作状态，见表2.2。（4）电源线引脚40#：8086用单一的电源+5V地线：引脚1#和引脚20#，这两个引脚为地线GND。（5）请求与响应引脚，见图2.1INTR引脚18#：可屏蔽中断请求：输入高电平有效，设备申请可屏蔽中断。引脚24#：可屏蔽中断响应，输出低电平有效,来自INTR引脚的中断请求已经被CPU响应，CPU已经进入了中断服务。NMI引脚17#：不可屏蔽中断请求，输出升沿有效时，向CPU申请不可屏蔽中断。HOLD引脚31#：总线保持（总线请求），输入高电平有效,总线请求设备向CPU申请占有总线，回到低电平时，设备对总线的使用已经结束，CPU收回对总线的控制权。2．8088最大组态下引脚的定义8088地址线/数据线，在最大组态与最小组态相同，不同的是一些控制信号，变成输出操作编码的信号，用括号的标示的部分，产生系统控制信号。见图2.1。、、：3个状态信号，输出，编码指示CPU最大组态8种工作状态,见表2.3。QS0、QS1：指令队列状态信号，输出编码反应队列状态。见表2.4。LOCK：总线封锁，输出低电平时，封锁其它总线请求,到指令执行完毕。/，/总线请求/总线同意信号，设备请求总线时，该引脚向CPU发1负脉信号，收到后回答个负脉，表示响应，释放总线，设备可接管总线。2.1.38086微处理器两种状态下的引脚的定义8086在两种组态下引脚定义，除引脚2#－8#、39#、34不同外，其它引脚与8088基本相同，见图2.2。1.地址/数据线引脚：引脚1#－引脚16#。AD0－AD15：为数据/地址复用线，双向、三态；可作为与存储器、外设交换数据信息的数据线D0－D15，又可作为访问内存、访问外设的地址信息线A0－A15，分时使用。2.地址/状态引脚：引脚35#－引脚38#A16/S3－A19/S6：为地址/状态复用引脚，输出、三态3.读写控制引脚：/S7：引脚34#，高8位数据总线允许/状态复用引脚，T1状态，输出BHE信号，表示高8位数据线D8－D15上的数据有效；T2、T3、TW和T4状态，引脚输出信号S7。M/：引脚28#，存储器或IO端口访问信号，输出低电平时，表示CPU正在访问I/O端口，输出高电平时，表示CPU正在访问内存，其余的读写控制引脚与8088相同。2.1.48086/8088最小组态下的总线的形成1.8位数据总线：见图2.3。采用Intel8286数据收发器进行驱动，朝两个方向驱动数据，发送时，CPU发送数据，接收时，CPU从总线接收数据，因此称为三态双向缓冲器，芯片有两个控制引脚：(1)T脚：控制数据