预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共411页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

电子技术基础第20章门电路和组合逻辑电路1.掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解TTL门电路、CMOS门电路的特点;1引言数字逻辑基础①模拟信号与数字信号数字信号:时间和幅度都离散的信号数字电路的分类研究模拟电路主要注重电路输入、输出信号间的大小、相位关系,研究数字电路时则注重电路输出、输入间的逻辑关系。基数(底数):在一个数位上可使用的数码符号的个数。如十进制每个数位可使用的数码符号为0、1、2、…、9,故其基数为10。位权:某个数位上数码为1时所表示的数值。如十进制数…、102、101、100、10-1、10-2、…,即十进制数中各数位的权是基数10的幂。十进制(1001)B=二进制数的运算十、二进制之间的转换十进制数转换成二进制数②小数转换——乘2取整法十六个基数:八个基数:解1011011111.100110为了分别表示N个信息,所需的二进制数码的最小位数n应满足:编码可以有多种,数字电路中所用的主要是二——十进制码(BCD码)。BCD码至少需要用四位二进制码元,而四位二进制码元可以有16种组合,从中取出10种组合来表示十进制数0~9时,可能的编码方案有:常用的BCD码8421BCD码解(902.45)D=(100100000010.01000101)8421BC模拟信号:随时间连续变化的信号处理数字信号的电路称为数字电路,它注重研究的是输入、输出信号之间的逻辑关系。脉冲幅度A引言:逻辑代数逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关,它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系),所以门电路又称为逻辑门电路。220VB3.“非”逻辑关系由电子电路实现逻辑运算时,它的输入和输出信号都是用电位(或称电平)的高低表示的。高电平和低电平都不是一个固定的数值,而是有一定的变化范围。电平的高低一般用“1”和“0”两种状态区别,若规定高电平为“1”,低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明,均采用正逻辑。二极管的工作状态三极管的开关特性三极管(C—E)1.二极管“与”门电路1.二极管“与”门电路波形图(时序图)2.二极管“或”门电路2.二极管“或”门电路0003.晶体管“非”门电路AAA其他逻辑符号例:根据输入波形画出输出波形真值表:ABY000011101110真值表:ABY001010100111P233.例题20.2.1略补充:集成电路的分类TTL电路工作速度高、驱动能力强,但功耗大、集成度低;MOS集成电路集成度高、功耗低。超大规模集成电路基本上都是MOS集成电路,其缺点是工作速度略低。新的BiCMOS器件由双极型晶体管电路和MOS型集成电路构成,能够充分发挥两种电路的优势,缺点是制造工艺复杂。小规模集成电路(SmallScaleIntegration:SSI)20.3TTL门电路输入级:由多发射极管T1与R1组成,实现″与″运算。74LS00、74LS20管脚排列示意图(1)电压传输特性:简化的传输特性曲线A典型值:输出高电平UOH=3.6V输出低电平UOL=0.3V指一个“与非”门能带同类门的最大数目,它表示带负载的能力。对于TTL“与非”门NO8。5)平均传输延迟时间tpd(ThreeStates)控制端Y+5V符号:主要作为TTL电路与总线(BUS)间的接口电路当G=0时,门1选通,门2禁止,信号由A传送到B;当G=1时,门1禁止,门2选通,信号由B传送到A。1.问题的提出Y=Y1Y2Y3OC门的特点:OC门的特点:20.4CMOS门电路(ComplementaryMetal-Oxide-SemiconductorTransistor互补型金属氧化物半导体)N型沟道增强型绝缘栅场效(3)特性曲线20.4.1CMOS非门电路T4与T3并联,T1与T2串联;B20.4.4CMOS传输门电路20.4.5.CMOS三态非门图20-4.6所示为CMOS三态非门电路。两个NMOS管V1和V2串联,另外两个PMOS管V3和V4也串联。两组串联MOS管构成等效互补电路,V2和V3一对互补管构成CMOS反相器(非门),其栅极相接作为三态非门的信号输入端,V1和V4一对互补管构成控制电路,两者的栅极反相连接后作为控制端(也叫选通端)。图20–4.6CMOS三态非门电路当G=1时,V1和V4均不产生导电沟道,不论A为何值,F端均处于高阻态,相当于F端悬空,称为禁止状态。当G=0时,V1和V4均产生导电沟道,处于导通状态。此时若把V1和V4近似用短路线代替,则该电路就与图2-26所示的反相器一样,完成非运算F=A。可见该电路是一个低电平选通的三态非门。CMOS三态门的逻辑符号与TTL三态门相同。20.5逻辑代数基本的