一种高度集成的射频芯片系统级封装工艺.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110010500A(43)申请公布日2019.07.12(21)申请号201811176981.X(22)申请日2018.10.10(71)申请人浙江集迈科微电子有限公司地址313100浙江省湖州市长兴县经济技术开发区陈王路与太湖路交叉口长兴国家大学科技园二分部北园8号厂房(72)发明人冯光建陈雪平刘长春郑赞赞王永河马飞程明芳郁发新(74)专利代理机构杭州天昊专利代理事务所(特殊普通合伙)33283代理人董世博(51)Int.Cl.H01L21/50(2006.01)H01L21/56(2006.01)权利要求书2页说明书6页附图4页(54)发明名称一种高度集成的射频芯片系统级封装工艺(57)摘要本发明公开了一种高度集成的射频芯片系统级封装工艺，包括如下步骤：101）中间层初步处理步骤、102）中间层开凹槽步骤、103）底座处理步骤、104）顶层处理步骤、105）封装步骤；本发明提供节省了封装体的占用面积、提高适用性的一种高度集成的射频芯片系统级封装工艺。CN110010500ACN110010500A权利要求书1/2页1.一种高度集成的射频芯片系统级封装工艺，其特征在于，结构上包括顶层、中间层和底座，具体处理包括如下步骤：101）中间层初步处理步骤：通过干法刻蚀的方法在中间层制作出凹坑，凹坑采用立方形、倒梯形、圆柱形或半球形，凹坑的尺寸范围在10um到10000um之间，该尺寸包括立方形，倒梯形的长宽高或者圆柱形、半球形的直径、高度；在中间层表面设置绝缘层，绝缘层采用氧化硅、氮化硅或者直接通过热氧化形成，绝缘层上设置种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满凹坑，并在200到500度温度下密化，用CMP工艺使中间层只剩下填铜；通过光刻、刻蚀工艺在中间层表面制作TSV孔，TSV孔直径范围在1um到1000um，深度在10um到1000um；在中间层上方制作绝缘层，绝缘层厚度范围在10nm到100um之间，绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；在中间层的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，TSV铜柱能与RDL连接；通过光刻、电镀工艺在硅片表面制作RDL，RDL包括走线、键合功能和粘贴芯片用的金属块；并再次通过光刻、电镀工艺在中间层表面制作键合金属即形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜，铝，镍，银，金，锡中的一种或多种，键合金属本身结构为一层或多层，其厚度范围为10nm到1000um；使得焊盘和RDL位于TSV铜柱露出的一面；102）中间层开凹槽步骤：通过干法刻蚀的方法在中间层与制作RDL相对的一面上制作凹槽，凹槽采用立方形、倒梯形、圆柱形或者半球形，其尺寸范围在10um到10000um之间，凹槽尺寸包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；103）底座处理步骤：通过干法刻蚀在底座上表面制作凹坑，凹坑采用立方形、倒梯形、圆柱形或者半球形，凹坑的尺寸为10um到10000um，其包括立方形、倒梯形的长宽高或者圆柱形、半球形的直径、高度；底座的尺寸与盖板的尺寸一致，底座的厚度范围为200um到2000um；在底座上表面设置绝缘层，绝缘层采用氧化硅、氮化硅或者直接通过热氧化形成，绝缘层厚度范围在10nm到100um之间；绝缘层上设置种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种；通过电镀铜，使铜金属充满凹坑，并在200到500度温度下密化；CMP工艺去除盖板表面铜；通过光刻，刻蚀工艺在底座表面制作TSV孔，孔直径范围在1um到1000um，深度在10um到1000um，并且进行相同的处理，使该表面设置绝缘层和种子层，并通过电镀铜处理；在中间层上方制作绝缘层，绝缘层厚度范围在10nm到100um之间，绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构为一层或多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种；通过电镀铜，使铜金属充满TSV孔，并在200到500度温度下密化；CMP工艺去除盖板表面铜；在底层的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，TSV铜柱能与RDL连接；通过光刻、电镀工