一种射频芯片的系统级封装工艺.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110010502A(43)申请公布日2019.07.12(21)申请号201811177024.9H01L23/552(2006.01)(22)申请日2018.10.10H01L23/48(2006.01)(71)申请人浙江集迈科微电子有限公司地址313100浙江省湖州市长兴县经济技术开发区陈王路与太湖路交叉口长兴国家大学科技园二分部北园8号厂房(72)发明人冯光建陈雪平刘长春丁祥祥王永河马飞程明芳郁发新(74)专利代理机构杭州天昊专利代理事务所(特殊普通合伙)33283代理人董世博(51)Int.Cl.H01L21/50(2006.01)H01L21/60(2006.01)H01L23/367(2006.01)权利要求书2页说明书7页附图3页(54)发明名称一种射频芯片的系统级封装工艺(57)摘要本发明公开了一种射频芯片的系统级封装工艺，包括如下步骤：101）底座处理步骤、102）盖板处理步骤、103）封装步骤；本发明提供不同的结构分开做在不同的转接板上，简化了工艺，并且保护高频信号的完整性的一种射频芯片的系统级封装工艺。CN110010502ACN110010502A权利要求书1/2页1.一种射频芯片的系统级封装工艺，其特征在于，具体处理包括如下步骤：101）底座处理步骤：通过光刻、刻蚀工艺在底座表面制作底座TSV孔，底座TSV孔直径范围在1um到1000um，深度在10um到1000um；在底座上方通过沉积氧化硅或者氮化硅或者直接热氧化作为绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满底座TSV孔，在200到500度温度下密化；CMP工艺使底座表面只剩下填铜形成铜柱；在底座的表面制作RDL，其过程包括制作绝缘层，该绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；再通过光刻、干法刻蚀工艺开窗，使底座TSV孔的铜柱与RDL连接，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；通过光刻、电镀工艺在底座表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，其厚度范围为10nm到1000um；焊盘和RDL都位于TSV孔的铜柱露出的一面；对底座的另一面进行减薄，通过研磨、湿法腐蚀和干法刻蚀的工艺使铜柱另一端露出，在露出铜柱的表面覆盖绝缘层，绝缘层厚度范围在10nm到1000um，其材质为氧化硅或者氮化硅，再通过光刻、刻蚀工艺在绝缘层表面开窗，开窗后使铜柱露出；在底座的该表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅，通过光刻、电镀工艺在底座表面制作RDL；RDL包括走线和键合功能；通过光刻、电镀工艺在底座该表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者多种，键合金属的结构为一层或者多层；通过光刻、电镀工艺在底座表面制作金属墙和金属柱，金属墙和金属柱高度范围在10nm到1000um，金属墙和金属柱的金属都采用铝、镍、银、金、锡、铜，金属墙和金属柱的结构都采用一层或多层；102）盖板处理步骤：通过光刻、刻蚀工艺在盖板表面制作盖板TSV孔，盖板TSV孔直径范围在1um到1000um，深度在10um到1000um；在盖板制作盖板TSV孔的表面通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层，绝缘层厚度范围在10nm到100um之间；通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层，种子层厚度范围在1nm到100um，种子层本身结构采用一层或者多层，种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者几种；通过电镀铜，使铜金属充满盖板TSV孔，并在200到500度温度下密化铜，CMP工艺使盖板只剩下填铜形成铜柱；在盖板的表面制作RDL，其过程包括制作绝缘层，绝缘层厚度范围在10nm到1000um，其材质采用氧化硅或者氮化硅；通过光刻、干法刻蚀工艺开窗，使RDL和盖板TSV孔的铜柱一端连接，再通过光刻，电镀工艺在盖板表面制作RDL；RDL包括走线和键合功能；通过光刻、电镀工艺在盖板表面制作键合金属形成焊盘，焊盘高度范围在10nm到1000um，键合金属采用铜、铝、镍、银、金、锡中的一种或者几种，键合金属本身结构为一层或者多层，焊盘和RDL都位于盖板TSV孔的铜柱露出的一面；