高跨导低输入电容轨到轨运放.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110690865A(43)申请公布日2020.01.14(21)申请号201911016065.4(22)申请日2019.10.24(71)申请人杭州雄迈集成电路技术有限公司地址311400浙江省杭州市富阳区银湖街道富闲路9号银湖创新中心9号楼四层(72)发明人刘辉(74)专利代理机构杭州裕阳联合专利代理有限公司33289代理人姚宇吉(51)Int.Cl.H03F3/45(2006.01)H03F1/26(2006.01)H03F1/56(2006.01)权利要求书1页说明书3页附图2页(54)发明名称高跨导低输入电容轨到轨运放(57)摘要本发明公开了一种高跨导低输入电容轨到轨运放，涉及运算放大器技术领域。本发明包括NMOS管mn1～5、PMOS管mp1～7；mn2、mn3组成NMOS差分对；mp1、mp2组成PMOS差分对；mp3构成尾电流偏置；mn4、mn5组成电流镜。本发明通过在轨到轨输入的运放中，采用两级镜像运放，第一级是差分输入对，宽长比小，从第一级镜像到输出级时就进行电流倍数的放大，从而达到整个运放的等效输入跨导变大的目的，同时实现输入电容小的效果；在轨到轨输入的前提下，实现了高跨导的同时，运放的等效输入电容减小，这样对前级电路的负载就小，对前级电路的干扰就小；而且，等效输入电容小了，利于高频小信号的工作。CN110690865ACN110690865A权利要求书1/1页1.高跨导低输入电容轨到轨运放，其特征在于，包括NMOS管mn1、NMOS管mn2、NMOS管mn3、NMOS管mn4、NMOS管mn5、PMOS管mp1、PMOS管mp2、PMOS管mp3、PMOS管mp4、PMOS管mp5、PMOS管mp6、PMOS管mp7；所述NMOS管mn2、NMOS管mn3组成一NMOS差分对；所述PMOS管mp1、PMOS管mp2组成一PMOS差分对；所述PMOS管mp3构成一尾电流偏置；所述NMOS管mn4、NMOS管mn5组成电流镜，并利用NMOS管mn4、NMOS管mn5这对电流镜做负载；电流在所述PMOS管mp5镜像到PMOS管mp4、NMOS管mn4镜像到NMOS管mn5时，进行倍数的放大。2.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于：所述NMOS管mn2、NMOS管mn3的栅极分别与输入电压连接，NMOS管mn2、NMOS管mn3的源极均与NMOS管mn1的漏极连接，NMOS管mn1的源极接地；所述PMOS管mp1、PMOS管mp2的栅极分别与输入电压连接，所述PMOS管mp1的漏极分别与NMOS管mn4的栅极、NMOS管mn5的栅极连接；所述NMOS管mn4的漏极与栅极短接，源极接地。3.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于：当输入低电平使所述NMOS差分对进入截止区后，PMOS管mp1、PMOS管mp2、PMOS管mp3和NMOS管mn1、NMOS管mn5形成一个电流镜负载差分对单级放大器，在输入低电平时仍然工作。4.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于：当输入电平使所述NMOS差分对和PMOS差分对都在饱和区时，两个放大器同时工作。5.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于，所述PMOS管mp5的漏极与栅极短接，源极接电源；所述PMOS管mp5的漏极与NMOS管mn2的漏极连接，所述PMOS管mp5的栅极与PMOS管mp4的栅极连接。6.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于：所述PMOS管mp6的漏极与栅极短接，源极接电源；所述PMOS管mp6的漏极与NMOS管mn3的漏极连接；所述PMOS管mp6的栅极与PMOS管mp7的栅极连接，所述PMOS管mp7的源极接电源。7.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于，所述NMOS管mn4的栅极与NMOS管mn5的栅极连接，所述NMOS管mn4的漏极与PMOS管mp7的漏极连接，所述NMOS管mn4的源极、NMOS管mn5的源极均接地。8.根据权利要求1所述的高跨导低输入电容轨到轨运放，其特征在于，所述PMOS管mp4的漏极与NMOS管mn5的漏极连接，所述PMOS管mp4的漏极、NMOS管mn5的漏极均与PMOS管mp2的漏极连接，所述PMOS管mp4的源极接电源。2CN110690865A说明书1/3页高跨导低输入电容轨到轨运放技术领域[0001]本发明属于运算放大器技术领域，特别是涉及高跨导低输入电容轨到轨运放。背景技术[0002]运算放大器的输入级一般要求设计成轨到轨输入的形式，而且放大电路的总跨度最好不随输入共模电压变化，因为跨度的变化会引起电路的增