栅指渐宽式GaN FinFET结构及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111223928A(43)申请公布日2020.06.02(21)申请号202010319907.X(22)申请日2020.04.22(71)申请人浙江集迈科微电子有限公司地址313100浙江省湖州市长兴县经济技术开发区陈王路与太湖路交叉口长兴国家大学科技园二分部北园8号厂房(72)发明人马飞冯光建蔡永清(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人贺妮妮(51)Int.Cl.H01L29/778(2006.01)H01L29/423(2006.01)H01L21/335(2006.01)权利要求书2页说明书7页附图6页(54)发明名称栅指渐宽式GaNFinFET结构及其制备方法(57)摘要本发明提供一种栅指渐宽式GaNFinFET结构及其制备方法，该结构包括：第二半导体衬底；位于第二半导体衬底上的键合材料层；位于键合材料层上的FinFET结构，包括：栅极、源极、漏极及栅指，其中源极、漏极及栅指由依次层叠的InyAl1-yN势垒层、GaN沟道层及InzGa1-zN沟道层形成，其中，0.165<y<0.175，0.1<z<0.2，栅指两端分别连接源极及漏极，且栅指的宽度自源极至漏极逐渐加宽。采用GaN/InGaN双沟道，一方面InGaN沟道中载流子的有效质量低于GaN沟道中载流子的有效质量，从而有效提高FinFET结构中上限载流子的漂移速度，同时，InGaN材料的相对窄的带隙，可将二维电子气（2DEG）更好的限制在沟道内，有效缓解载流子的散射以及电流崩塌；另外，将FinFET结构中的栅指设计为逐渐加宽的形状，有效提高了FinFET结构的耐压性能。CN111223928ACN111223928A权利要求书1/2页1.一种栅指渐宽式GaNFinFET结构的制备方法，其特征在于，所述制备方法包括：提供第一半导体衬底，并于所述第一半导体衬底上外延生长异质结构，且沿所述异质结构生长方向所述异质结构包括AlxGa1-xN复合层、InyAl1-yN势垒层、GaN沟道层及InzGa1-zN沟道层，其中，0≤x≤1，0.165<y<0.175，0.1<z<0.2；于所述异质结构上沉积键合材料层；提供第二半导体衬底，并基于所述键合材料层将所述第一半导体衬底与所述第二半导体衬底键合；去除所述第一半导体衬底，及所述异质结构中的所述AlxGa1-xN复合层；自所述InyAl1-yN势垒层向下刻蚀所述异质结构至所述键合材料层表面，以在所述键合材料层表面上形成FinFET结构的栅指，且所述栅指的宽度自FinFET结构的源极至FinFET结构的漏极逐渐加宽，以增大FinFET结构的耐压；刻蚀所述异质结构形成开槽，并于所述开槽中形成FinFET结构的源电极、漏电极及栅电极。2.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：所述栅指的宽度自FinFET结构的源极至FinFET结构的漏极线性加宽。3.根据权利要求2所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：所述栅指自FinFET结构的源极至FinFET结构的漏极的线性倾斜率小于30°。4.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：所述第一半导体衬底为Si(111)衬底，所述第二半导体衬底为Si(100)衬底，所述InyAl1-yN势垒层为In0.17Al0.83N势垒层，所述键合材料层为SiO2层。5.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：所述AlxGa1-xN复合层中Al组分由下向上逐渐减少，0.3<x<0.9。6.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：所述AlxGa1-xN复合层的厚度介于0.4μm~2μm之间，所述InyAl1-yN势垒层的厚度介于5nm~10nm之间，所述GaN沟道层的厚度介于5nm~20nm之间，所述InzGa1-zN沟道层的厚度介于5nm~20nm之间，所述键合材料层的厚度介于10nm~500nm之间。7.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：将所述第一半导体衬底与所述第二半导体衬底键合之前还包括，对所述键合材料层表面及所述第二半导体衬底层表面进行平坦化、清洗及等离子体激活处理的步骤。8.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：采用CMP刻蚀工艺去除所述第一半导体衬底，采用等离子干法刻蚀工艺去除所述AlxGa1-xN复合层。9.根据权利要求1所述的栅指渐宽式GaNFinFET结构的制备方法，其特征在于：形成所述源电极、漏电极及栅电极之后还包括沉积钝化保护层的步骤。