GaN器件及制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112864015A(43)申请公布日2021.05.28(21)申请号202110111967.7H01L29/417(2006.01)(22)申请日2021.01.27H01L29/45(2006.01)H01L29/40(2006.01)(71)申请人浙江集迈科微电子有限公司H01L29/778(2006.01)地址313100浙江省湖州市长兴县经济技术开发区陈王路与太湖路交叉口长兴国家大学科技园二分部北园8号厂房(72)发明人邹鹏辉王文博周康蔡泉福郑礼锭(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人佟婷婷(51)Int.Cl.H01L21/335(2006.01)H01L21/28(2006.01)H01L29/06(2006.01)权利要求书2页说明书9页附图5页(54)发明名称GaN器件及制备方法(57)摘要本发明提供一种GaN器件及其制备方法，制备包括：提供半导体衬底，制备GaN沟道层，制备势垒层，势垒层包括至少一层AlxGa1‑xN层，多层AlxGa1‑xN层中，自下而上各层材料层对应的Al组分逐渐增大，刻蚀势垒层形成第一凹槽和第二凹槽，制备源极欧姆电极、漏极欧姆电极，制备栅帽结构和场板。本发明可以基于形成的第二凹槽提高器件的耐压，同时减小寄生电容，从而改善器件频率性能。另外，本发明通过势垒层的设计以及势垒辅助结构，可以提高器件的线性度，可靠性较高，使得器件综合性能提升，本发明耐压的提升通过栅‑漏凹槽一步工艺完成，还可以有效控制器件的阈值电压，形成更好的源、漏欧姆接触。CN112864015ACN112864015A权利要求书1/2页1.一种GaN器件的制备方法，其特征在于，所述制备方法包括如下步骤：提供半导体衬底；在所述半导体衬底上形成GaN沟道层；在所述GaN沟道层上形成势垒层，所述势垒层包括至少一层AlxGa1‑xN层，多层AlxGa1‑xN层中，自下而上各层材料层对应的Al组分逐渐增大；刻蚀所述势垒层，以在所述势垒层中形成第一凹槽及第二凹槽；制备器件的源极欧姆电极和漏极欧姆电极，所述源极欧姆电极和所述漏极欧姆电极分别位于所述第一凹槽和所述第二凹槽的两侧，且所述漏极欧姆电极靠近所述第二凹槽；填充所述第一凹槽形成栅极结构；以及在所述第二凹槽上制作场板，所述场板与所述第二凹槽形成功能腔。2.根据权利要求1所述的GaN器件的制备方法，其特征在于，所述势垒层中还形成有势垒辅助结构，所述势垒辅助结构包括自下而上依次形成的第一辅助层及第二辅助层，其中，所述第一辅助层包括GaN层，所述第二辅助层包括AlN层。3.根据权利要求2所述的GaN器件的制备方法，其特征在于，所述势垒辅助结构形成在所述势垒层的位置依据器件阈值电压设定。4.根据权利要求2所述的GaN器件的制备方法，其特征在于，所述势垒辅助结构形成在最下层的所述AlxGa1‑xN层的表面；其中，最下层的所述AlxGa1‑xN层的厚度介于5‑15nm之间，和/或，所述势垒辅助结构上方的所述AlxGa1‑xN层为掺杂材料层。5.根据权利要求2所述的GaN器件的制备方法，其特征在于，刻蚀所述势垒层形成所述第一凹槽及所述第二凹槽的步骤包括：采用干法刻蚀工艺去除所述势垒辅助结构上方的材料层停止在所述AlN层上，并采用湿法刻蚀工艺去除所述AlN层且停止在所述GaN层上；或者，形成步骤包括：依次进行第一刻蚀及第二刻蚀的步骤，其中，所述第一刻蚀包括进行至少一次ICP刻蚀，所述第二刻蚀包括氧化并结合化学试剂进行刻蚀。6.根据权利要求1所述的GaN器件的制备方法，其特征在于，所述势垒层包括n层AlxGa1‑xN层，且对应的AlxGa1‑xN层中Al的组分为0.1n，1<＝n<＝5；和/或，所述第一凹槽的纵截面形貌包括方形或者倒梯形，所述第二凹槽的纵截面形貌包括方形或者倒梯形。7.根据权利要求1所述的GaN器件的制备方法，其特征在于，所述功能腔自所述第二凹槽延伸至所述第二沟槽的两侧；和/或，在所述第一凹槽及所述第二凹槽的侧壁及周围的所述势垒层上形成中间辅助钝化层。8.根据权利要求1‑7中任意一项所述的GaN器件的制备方法，其特征在于，所述第一凹槽的深度大于所述第二凹槽的深度。9.根据权利要求8所述的GaN器件的制备方法，其特征在于，所述第二凹槽的深度沿栅漏方向上线性增加。10.根据权利要求9所述的GaN器件的制备方法，其特征在于，形成所述第二凹槽的步骤包括：在刻蚀过程中，通入Cl源进行氯化，再利用Ar等离子体去除氯化后的薄膜。11.一种GaN器件，其特征在于，所述GaN器件包括：半导体衬底；GaN沟道层，形成在所述半导体衬底上；势垒层，形成在所述GaN沟道层上，所述势垒层包括多层AlxGa1