GaN器件及制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113053742A(43)申请公布日2021.06.29(21)申请号202110269241.6H01L29/417(2006.01)(22)申请日2021.03.12H01L29/423(2006.01)H01L29/778(2006.01)(71)申请人浙江集迈科微电子有限公司地址313100浙江省湖州市长兴县经济技术开发区陈王路与太湖路交叉口长兴国家大学科技园二分部北园8号厂房(72)发明人王文博邱士起周康黄捷马飞(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人余明伟(51)Int.Cl.H01L21/28(2006.01)H01L21/335(2006.01)H01L29/06(2006.01)权利要求书1页说明书7页附图4页(54)发明名称GaN器件及制备方法(57)摘要本发明提供一种GaN器件及制备方法，在外延叠层上形成SiO2层，在SiO2层上形成金属源极及金属漏极，通过SiO2层拉高金属电极的亲和势，使金属电极高于AlGaN势垒层的导带能级，以消除金属‑半导体材料在接触时的肖特基势垒，使得电子主要通过带内隧穿过程注入到AlGaN势垒层中，而没有穿过肖特基势垒，SiO2层可有效降低欧姆接触电阻，提高GaN器件性能；本发明的GaN器件及制备方法，在形成金属栅极的过程中，通过在AlGaN势垒层中先形成具有预设深度的凹槽，而后采用预处理、氧化及湿法刻蚀的方式去除预留的AlGaN势垒层以显露GaN沟道层，可实现栅极制备的无损刻蚀，因此可进一步的提高GaN器件性能。CN113053742ACN113053742A权利要求书1/1页1.一种GaN器件的制备方法，其特征在于，包括以下步骤：提供外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；于所述外延叠层上形成SiO2层；于所述SiO2层上形成金属源极及金属漏极；利用氧气等离子气体进行干法刻蚀，图形化所述SiO2层显露部分所述AlGaN势垒层；利用氯基等离子气体进行干法刻蚀，图形化所述AlGaN势垒层，在所述AlGaN势垒层中形成具有预设深度的凹槽；进行预处理，形成氧化层并进行等离子体氧化及湿法刻蚀，自所述凹槽去除所述AlGaN势垒层，显露部分所述GaN沟道层；于所述凹槽中形成栅氧介质层及金属栅极。2.根据权利要求1所述的GaN器件的制备方法，其特征在于：所述SiO2层的厚度为2nm～10nm。3.根据权利要求1所述的GaN器件的制备方法，其特征在于：所述AlGaN势垒层的厚度为20nm～30nm，所述预设深度为15nm～20nm。4.根据权利要求1所述的GaN器件的制备方法，其特征在于：所述凹槽中形成的所述氧化层包括Al2O3层或SiO2层，且所述氧化层的厚度为1nm～3nm。5.根据权利要求1所述的GaN器件的制备方法，其特征在于：进行预处理之后及形成所述栅氧介质层之前，形成所述氧化层并进行等离子体氧化及湿法刻蚀的步骤包括N次，且N≥2。6.根据权利要求1所述的GaN器件的制备方法，其特征在于：进行预处理的化学试剂为NH3:H2O，体积比为1:6；进行湿法刻蚀的化学试剂为HCl:H2O，体积比为1:5。7.根据权利要求1所述的GaN器件的制备方法，其特征在于：在形成所述金属源极及金属漏极后，还包括形成SiN钝化层的步骤，所述SiN钝化层的厚度为50nm～300nm。8.一种GaN器件，其特征在于，所述GaN器件包括：外延叠层，所述外延叠层包括自下而上堆叠设置的GaN沟道层及AlGaN势垒层；SiO2层，所述SiO2层位于所述外延叠层上；金属源极及金属漏极，所述金属源极及金属漏极位于所述SiO2层上；凹槽，所述凹槽位于所述金属源极及金属漏极之间，且贯穿所述SiO2层及AlGaN势垒层，显露部分所述GaN沟道层；栅氧介质层及金属栅极，所述栅氧介质层及金属栅极位于所述凹槽中。9.根据权利要求8所述的GaN器件，其特征在于：所述SiO2层的厚度为2nm～10nm；所述AlGaN势垒层的厚度为20nm～30nm。10.根据权利要求8所述的GaN器件，其特征在于：所述SiO2层上还包括SiN钝化层，所述SiN钝化层的厚度为50nm～300nm。2CN113053742A说明书1/7页GaN器件及制备方法技术领域[0001]本发明属于半导体技术领域，涉及一种GaN器件及制备方法。背景技术[0002]作为第三代半导体材料的代表，氮化镓(GaN)具有如高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等许多优良的特性。因此，基于GaN的第三代半导体器件，如高电子迁移率晶体管(HEMT)、异质结场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波