LDMOS器件结构及其制造方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113921610A(43)申请公布日2022.01.11(21)申请号202111118014.X(22)申请日2021.09.22(71)申请人杭州芯迈半导体技术有限公司地址310051浙江省杭州市滨江区西兴街道联慧街6号1-1201(72)发明人吴兵(74)专利代理机构上海光华专利事务所(普通合伙)31219代理人刘逸潇(51)Int.Cl.H01L29/78(2006.01)H01L21/336(2006.01)权利要求书3页说明书9页附图16页(54)发明名称LDMOS器件结构及其制造方法(57)摘要本发明提供一种LDMOS器件结构及其制造方法，其中，所述结构包括：第一导电类型的衬底，其上表面形成有第一导电类型的外延层；位于所述外延层上表面的栅极结构；位于所述外延层内的第一导电类型阱区和第二导电类型漂移区；位于所述第一导电类型阱区内的源区，和位于所述第二导电类型漂移区内的漏区；覆盖所述栅极结构上表面和两侧壁，以及位于所述外延层上表面的第一绝缘层；和延伸通过所述第一绝缘层、所述源区和所述外延层，且延伸至所述衬底接触的第一导电通道，且所述第一导电通道与所述源区的上表面接触，以基于所述第一导电通道连接所述源区和所述衬底的第一导电通道，从而可以降低源区的导通电阻，提高了器件的EAS能力，从而增强了器件的整体性能。CN113921610ACN113921610A权利要求书1/3页1.一种LDMOS器件结构，包括：第一导电类型的衬底，上表面形成有第一导电类型的外延层；栅极结构，位于所述外延层上表面；第一导电类型阱区和第二导电类型漂移区，均位于所述外延层内，且两者的导电类型相反；源区，为第二导电类型，位于所述第一导电类型阱区内；漏区，为第一导电类型，位于所述第二导电类型漂移区内；第一绝缘层，覆盖所述栅极结构上表面与两侧壁，和所述外延层上表面；第一导电通道，延伸通过包括所述第一绝缘层、所述源区和所述外延层，且所述第一导电通道延伸至与所述衬底接触；所述第一导电通道与所述源区的上表面接触，以连接所述源区和所述衬底；第二绝缘层，位于所述第一导电通道和所述第一绝缘层的上方；第二导电通道，延伸至与所述漏区接触；漏极电极，通过连接所述第二导电通道连接所述漏区；栅极电极，连接所述栅极结构；以及源极电极，位于所述衬底远离所述外延层的表面上。2.根据权利要求1所述的LDMOS器件结构，其特征在于，所述第一导电通道与所述源区的上表面接触区形成一突出檐；基于所述突出檐，所述第一导电通道分为上部和下部两部分，第一导电通道上部的宽度大于第一导电通道下部的宽度。3.根据权利要求1或2所述的LDMOS器件结构，其特征在于，所述第一导电通道上部与所述栅极结构之间基于所述第一绝缘层隔离，且隔离宽度为0.1～0.3um。4.根据权利要求1所述的LDMOS器件结构，其特征在于，还包括：第一导电类型的体接触区，位于所述衬底内，所述第一导电通道连接所述体接触区与所述源区。5.根据权利要求4所述的LDMOS器件结构，其特征在于，还包括：第一导电类型掺杂区，位于所述外延层内；所述第一导电类型掺杂区与所述第一导电通道相邻，且所述第一导电类型掺杂区分别连接所述源区和所述衬底。6.根据权利要求1所述的LDMOS器件结构，其特征在于，所述LDMOS器件结构还包括屏蔽导体层和第三绝缘层；所述屏蔽导体层位于所述第一绝缘层之上，且所述屏蔽导体层位于部分所述栅极结构和部分所述第二导电类型漂移区的上方；所述第三绝缘层覆盖所述屏蔽导体层的上表面和侧壁，以及覆盖被所述屏蔽导体层暴露出的所述第一绝缘层的上表面。7.根据权利要求6所述的LDMOS器件结构，其特征在于，所述第二绝缘层位于所述第一导电通道和所述第一绝缘层的上方，包括：所述第二绝缘层位于所述第一导电通道的上表面，和所述第一绝缘层上方的所述第三绝缘层的上表面。8.根据权利要求6所述的LDMOS器件结构，其特征在于，所述第一导电通道延伸通过包括所述第一绝缘层、所述源区和所述外延层，包括：所述第一导电通道依次延伸通过所述第三绝缘层、所述第一绝缘层、所述源区和所述外延层。9.根据权利要求6所述的LDMOS器件结构，其特征在于，所述第二导电通道延伸至与所述漏区接触，包括：所述第二导电通道依次延伸经过所述第二绝缘层、所述第三绝缘层和所2CN113921610A权利要求书2/3页述第一绝缘层，且所述第二导电通道延伸至与所述漏区接触。10.一种LDMOS器件制造方法，包括：提供第一导电类型的衬底，于所述第一导电类型的衬底表面形成第一导电类型的外延层；于所述外延层的上表面形成栅极结构；于所述外延层内分别形成第一导电类型阱区和第二导电类型漂移区；于所述第一导电类型阱区内形成第二导电类型