BICMOS器件介绍.doc

BICMOS工艺常用器件BICMOS工艺即是将Bipolar工艺与CMOS工艺相结合的一种综合工艺它具有双极工艺高跨导、强负载驱动能力和CMOS器件高集成度、低功耗的优点。一般BICMOS工艺还可以分为两类：一是以CMOS工艺为基础的BICMOS工艺包括P阱BICMOS和N阱BICMOS两种工艺；另一类是以标准双极工艺为基础的BICMOS工艺其中包括P阱BICMOS和双阱BICMOS。影响BICMOS器件性能的主要是双极部分因此以双极工艺为基础的BICMOS工艺用的较多。下面简要介绍以双极工艺为基础的双阱BICMOS工艺的器件结构。MOS管如图（1）以双极工艺为基础的双阱BICMOS工艺下的MOS管结构：P沟器件做在N阱中N沟器件做在P阱中。该工艺采用PN结对通隔离技术有N＋及P＋双埋层结构并采用薄外延层来实现器件的高截止频率和窄隔离宽度。其中NMOS管的源漏与NPN管的发射区和横向PNP管及纵向PNP管的基区接触扩散同时进行。PMOS管的源漏区扩散与NPN的基区扩散横向PNP管的集电区、发射区扩散纵向PNP管的发射区扩散同时完成。MOS管的工作原理与CMOS工艺下的管子一样。图（1）三极管NPN管NPN晶体管是双极集成电路中的基本器件如图（2）以N外延层为集电区Basep为基区在Basep中做一重掺杂的N+为发射区。由其剖面图可见NPN存在寄生的PNP但是这个寄生的PNP不是在任何情况下都起作用。在模拟电路中由于NPN管一般都处于截止或正向工作区VBC-NPN<0所以寄生PNP的发射结是反偏的因为VBE-PNP=VBC-NPN<0因而寄生PNP管截止。而在数字电路中NPN工作在饱和区或反向工作区此时VBE-PNP=VBC-NPN>0寄生PNP将处于正向工作区这将使相当大的一股反向NPN管的“发射极电流”变成无用电流流入衬底。所以在数字电路中要注意减小寄生PNP效应。一般工艺上通过掺金工艺和埋层工艺来减小寄生PNP正向运用时的共基极短路电流增益aSF。从而减小寄生PNP管的影响增加有用电流的比值。图（2）在实际的双极工艺中除了寄生三极管外还有无源寄生效应如串联电阻、寄生电容等这些都将不可避免的影响到的电路的性能下面做简要介绍以便将来在版图设计过程中适当减小这些寄生效应。作为VNPN管存在三种寄生电阻：发射极串联电阻集电极串联电阻基区电阻。首先发射区电阻由发射区体电阻和发射区接触电阻组成一般发射区做成方形其长宽比相当小所以电阻可忽略。接触电阻由发射区接触孔面积和硅与发射极金属的欧姆接触系数决定所以小电流情况下发射极的串联电阻是很小的可以忽略。第二是集电极串联电阻相对来说比较大在工艺上可以通过加埋层和深N＋集电极接触扩散方法来减小；在版图设计时可以采用双集电极或马蹄型集电极图形来减小但此方法会增大寄生电容。第三基区电阻主要由外基区（发射区扩散边缘到基极接触孔边缘）、内基区（发射区扩散层下面的那部分基区）电阻和基极接触电阻。在版图设计上用双基极条或梳状电极以减小基区电阻。NPN管中的寄生电容主要有PN结的势垒电容和扩散电容。LPNP管集成电路的模拟电路中常用到PNP管如运放的输入极、输出极的有源负载等。一般情况下由于要与NPN管的制造工艺兼容所以作出的PNP管的β小fT低临界电流小。如图（3）是双极双阱工艺下的横向PNP管此三极管也存在寄生的VPNP解决办法是一、版图设计时减少发射极面积与周长比一般使用窄条形发射极。而下图的版图设计采用圆形发射区的设计是为了减小表面复合的影响和获得均匀的表面横向基区宽度。而集电区设计成包围发射区的形式是为使集电区尽可能多的收集到从发射区侧向注入的空穴。二、在工艺上采用增大结深及采用埋层工艺等办法。图（3）VPNPLPNP的β、fT、ICr（临界电流）都小只能用于小电流的情况而衬底PNP即VPNP则可以用于大电流。但在CMOS工艺介绍时说过衬底PNP的应用有局限性因为其集电区是电路的公用衬底必须接低电位。如图（4）所示。衬底PNP管还存在较大的集电极串联电阻和集电结电容。所以一般将集电极接触窗口放在与之靠近的隔离槽上这样可以避免但集电极电流较大时在衬底产生大压降导致电路的其他地方的衬底外延变成正偏而破坏电路的正常工作。图（4）为了扩展VPNP的应用在双极双埋层工艺下可以制作自由集电极VPNP如图（5）所示它共进行三次P型杂质的扩散：P-BL下隔离扩散；P+上隔离扩散并作为深P+集电极；P型发射区扩散。由于在外延及上隔离的过程中P-BL埋层分上推距离大于N+-BL上推的距离