膜上芯片和包括膜上芯片的显示装置.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109935186A(43)申请公布日2019.06.25(21)申请号201811345644.9(22)申请日2018.11.13(30)优先权数据10-2017-01732192017.12.15KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人赵舜东韩在元许俊吾金东柱(74)专利代理机构北京集佳知识产权代理有限公司11227代理人康建峰杜诚(51)Int.Cl.G09G3/20(2006.01)G09G3/36(2006.01)G09G3/3291(2016.01)G11C19/28(2006.01)权利要求书2页说明书9页附图5页(54)发明名称膜上芯片和包括膜上芯片的显示装置(57)摘要公开了一种膜上芯片和包括膜上芯片的显示装置，该膜上芯片用于选择性地输出栅极传输信号和数据输出以减少数据驱动IC中的输出焊盘的数目。COF包括第一组至第三组数据输入焊盘、栅极输入焊盘和输出焊盘。数据驱动IC包括：第一组至第三组输出缓冲器；第一可切换输出单元，其被配置成选择性地将栅极传输信号和第一组输出缓冲器的输出提供至第一组输出焊盘；以及第二可切换输出单元，其被配置成选择性地将栅极传输信号和第三组输出缓冲器的输出提供至第三组输出焊盘。第二组输出缓冲器的输出被提供至第一组输出焊盘与第三组输出焊盘之间的第二组输出焊盘。CN109935186ACN109935186A权利要求书1/2页1.一种膜上芯片，包括：数据输入焊盘和栅极输入焊盘，所述数据输入焊盘和所述栅极输入焊盘连接到数据驱动集成电路IC并且布置在电路膜的第一焊盘区域中；以及第一组输出焊盘、第二组输出焊盘和第三组输出焊盘，所述第一组输出焊盘、所述第二组输出焊盘和所述第三组输出焊盘连接到所述数据驱动IC并且布置在所述电路膜的第二焊盘区域中，其中，所述数据驱动IC包括：第一组输出缓冲器、第二组输出缓冲器和第三组输出缓冲器；第一可切换输出单元，其被配置成选择性地将从所述栅极输入焊盘接收到的多个栅极传输信号和所述第一组输出缓冲器的输出提供至所述第一组输出焊盘；以及第二可切换输出单元，其被配置成选择性地将所述多个栅极传输信号和所述第三组输出缓冲器的输出提供至所述第三组输出焊盘；以及其中，所述第二组输出缓冲器的输出被提供至布置在所述第一组输出焊盘与所述第三组输出焊盘之间的所述第二组输出焊盘。2.根据权利要求1所述的膜上芯片，其中，所述第一可切换输出单元包括第一组多路复用器MUX，所述第一组MUX被配置成响应于使能信号来选择所述多个栅极传输信号或者选择所述第一组输出缓冲器的输出，并且将所选择的信号或输出提供至所述第一组输出焊盘；以及其中，所述第二可切换输出单元包括第二组MUX，所述第二组MUX被配置成响应于通过反转所述使能信号而获得的反向使能信号来选择所述多个栅极传输信号或者选择所述第三组输出缓冲器的输出，并且将所选择的信号或输出输出到所述第三组输出焊盘。3.根据权利要求2所述的膜上芯片，其中，当所述第一可切换输出单元选择所述多个栅极传输信号并且将所选择的信号提供至所述第一组输出焊盘时，所述第二可切换输出单元选择所述第三组输出缓冲器的输出并且所述第二组输出缓冲器和所述第三组输出缓冲器分别通过所述第二组输出焊盘和所述第三组输出焊盘输出数据；或者当所述第二可切换输出单元选择所述多个栅极传输信号并且将所选择的信号提供至所述第三组输出焊盘时，所述第一可切换输出单元选择所述第一组输出缓冲器的输出并且所述第一组输出缓冲器和所述第二组输出缓冲器分别通过所述第一组输出焊盘和所述第二组输出焊盘输出数据。4.根据权利要求2所述的膜上芯片，其中，所述数据驱动IC包括：第一组数字/模拟转换器DAC、第二组数字/模拟转换器DAC和第三组数字/模拟转换器DAC，所述第一组数字/模拟转换器DAC、所述第二组数字/模拟转换器DAC和所述第三组数字/模拟转换器DAC连接到相应通道的所述第一组输出缓冲器、所述第二组输出缓冲器和所述第三组输出缓冲器；第一组锁存器、第二组锁存器和第三组锁存器，所述第一组锁存器、所述第二组锁存器和所述第三组锁存器连接到相应通道的所述第一组DAC、所述第二组DAC和所述第三组DAC；以及移位寄存器，所述移位寄存器包括第一组级、第二组级和第三组级，所述第一组级、所述第二组级和所述第三组级连接到相应通道的所述第一组锁存器、所述第二组锁存器和所述第三组锁存器以提供采样信号；以及其中，所述移位寄存器还包括：2CN109935186A权利要求书2/2页第一解多路复用器DEMUX，其被配置成响应于所述使能信号而将锁存起始脉冲提供至所述第一组级的第一级或所述第二组级的第一级；以及第二DEMUX，其被配置成响应于所述反向使能信号而将所述