内容提供者
flip chip型VCSEL芯片及其制造方法.pdf
2023-12-04
10金币
528KB
11页
一只****爱敏
实名认证
内容提供者
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10
亲，该文档总共11页，到这已经超出免费预览范围，如果喜欢就直接下载吧～
相关资料
flip chip型VCSEL芯片及其制造方法.pdf
本发明涉及激光芯片技术领域，尤其涉及flipchip型VCSEL芯片及其制造方法，该VCSEL芯片包括由上至下设置的衬底、外延片，衬底上蚀刻有出光孔，外延片生长在衬底底面，外延片包括依次层叠设置的第一型反射层、量子阱、限制层和第二型反射层，第二型反射层、限制层、量子阱的侧壁被蚀刻至第一型反射层表面形成台柱，台柱上包覆有SiNx层，SiNx层在第二型反射层上成型有孔一，SiNx层的相对两侧分别生长有N‑contact和P‑contact，P‑contact和N‑contact相对设置成型有孔二，P‑con
2023-12-04
10
528KB
单颗可变色阵列型VCSEL芯片及其制造方法.pdf
本发明公开了单颗可变色阵列型VCSEL芯片及其制造方法，VCSEL芯片包括量子阱、第一过渡层和第二过渡层；第一过渡层上设置有第一GaAs柱，第一GaAs柱上独立生长有ODR层，ODR层被蚀刻形成第一台柱，第一台柱蒸镀有镜面层，三个第一台柱的镜面层上覆盖有同一外延片键合层，且外延片键合层覆盖镜面层外侧直至第一过渡层，外延片键合层上设置有Si片、P‑contact；第二过渡层上设置有三个独立的第二GaAs柱，第二GaAs柱上生长有DBR层，DBR层被蚀刻形成第二台柱，第二台柱蒸镀有N‑contact，N‑co
2023-12-04
10
1.4MB
VCSEL芯片制造方法及VCSEL阵列.pdf
本发明公开了一种VCSEL芯片制造方法，属于半导体激光器制造技术领域。本发明VCSEL芯片制造方法包括：在外延片上形成多个具有氧化限制型结构的主动区平台的步骤，所述制造方法还包括：在所形成的多个主动区平台之间的沟槽底部沉积具有拉应力的应力补偿层的步骤。本发明还公开了一种VCSEL阵列。针对VCSEL芯片制造过程中由于叠层DBR压应力所导致的翘曲问题，本发明对现有制造工艺进行改进，在氧化限制型的主动区平台制作完成后，在主动区平台之间的沟槽底部沉积具有拉应力的应力补偿层，以对叠层DBR所产生的压应力进行抵消，
2023-06-12
10
651KB
一种底部发射型VCSEL芯片及其制造方法.pdf
本发明涉及激光芯片技术领域，尤其涉及一种底部发射型VCSEL芯片及其制造方法，VCSEL芯片包括GaAs衬底和位于GaAs衬底一侧的外延结构，GaAs衬底底部蚀刻出出光孔，GaAs衬底上于出光孔外围蒸镀有N‑contact层，外延结构包括N‑DBR结构、氧化层、量子阱、P‑DBR结构和欧姆接触层，欧姆接触层、P‑DBR结构、量子阱和AlGaAs被蚀刻至N‑DBR结构上表面形成台面，欧姆接触层与出光孔位置相对应，欧姆接触层上生长有ODR层，ODR层上蒸镀有镜面层，台面向上至镜面层上覆盖有SiNx层，SiNx
2023-12-04
10
818KB
一种VCSEL芯片及其制造方法.pdf
本发明提供一种VCSEL芯片及其制造方法，所述制造方法包括：制备一晶圆，并在所述晶圆的上表面刻蚀出至少一圆台，被刻蚀掉的部分形成凹陷区域；在所述晶圆的上表面沉积一层绝缘层；在所述绝缘层上涂一层光刻胶，并对所述光刻胶进行曝光处理；刻蚀掉曝光显影暴露出的所述绝缘层。本发明有效去除圆台上表面的绝缘层，避免绝缘层对vcsel的尺寸和产出造成影响，提高vcsel阵列的排布密度，并完整保留凹陷区域内的绝缘层。
2023-11-13
10
437KB