栅极驱动电路以及包括栅极驱动电路的显示装置.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115602122A(43)申请公布日2023.01.13(21)申请号202210670157.X(22)申请日2022.06.14(30)优先权数据10-2021-00899942021.07.08KR10-2021-01706682021.12.02KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人许胜皓李东炫卢石孙基民辛宪基(74)专利代理机构北京律诚同业知识产权代理有限公司11006专利代理师徐金国(51)Int.Cl.G09G3/3266(2016.01)权利要求书7页说明书18页附图17页(54)发明名称栅极驱动电路以及包括栅极驱动电路的显示装置(57)摘要提供一种栅极驱动电路以及包括栅极驱动电路的显示装置。栅极驱动电路包括：多个信号传输器；以及多个第一缓存器，每个连接至多个信号传输器的其中之一并且包括：第一晶体管；以及第二晶体管，连接至第一晶体管，其中在第一和第二晶体管之间具有用于输出栅极脉冲的第一输出节点，其中多个信号传输器包括：第一控制器，在第一单位时间向第一控制器输入激活时钟时控制第一控制节点用作导通第一晶体管的上拉控制节点，并且在第二单位时间向第一控制器输入失活时钟时禁用；以及第二控制器，在第二单位时间向第二控制器输入激活时钟时控制第二控制节点用作导通第二晶体管的上拉控制节点，并且在第一单位时间向第二控制器输入失活时钟时禁用。CN115602122ACN115602122A权利要求书1/7页1.一种栅极驱动电路，包括：多个信号传输器，所述信号传输器被配置为对第一控制节点和第二控制节点进行充电或放电，其中起始信号和移位时钟被输入到所述多个信号传输器；以及多个第一缓存器，每个第一缓存器连接至所述多个信号传输器的其中之一，其中每个第一缓存器包括：第一晶体管，所述第一晶体管被配置为通过所述第一控制节点的电压驱动；以及第二晶体管，所述第二晶体管被配置为通过所述第二控制节点的电压驱动，并且连接至所述第一晶体管，其中在所述第一晶体管和所述第二晶体管之间具有用于输出栅极脉冲的第一输出节点，其中所述多个信号传输器包括：第一控制器，所述第一控制器被配置为：在第一单位时间向所述第一控制器输入激活时钟时控制所述第一控制节点用作导通所述第一晶体管的上拉控制节点，并且在第二单位时间向所述第一控制器输入失活时钟时禁用；以及第二控制器，所述第二控制器被配置为：在所述第二单位时间向所述第二控制器输入所述激活时钟时控制所述第二控制节点用作导通所述第二晶体管的上拉控制节点，并且在所述第一单位时间向所述第二控制器输入所述失活时钟时禁用。2.根据权利要求1所述的栅极驱动电路，还包括多个第二缓存器，每个第二缓存器连接至所述多个信号传输器的其中之一，其中每个第二缓存器包括：第三晶体管，所述第三晶体管被配置为通过所述第一控制节点的电压驱动；以及第四晶体管，所述第四晶体管被配置为通过所述第二控制节点的电压驱动，并且连接至所述第三晶体管，其中在所述第三晶体管和所述第四晶体管之间具有用于输出进位脉冲的第二输出节点，其中在所述第一缓存器的至少之一中，施加给所述第一晶体管和所述第二晶体管的电源电压周期性地切换，其中在所述第二缓存器的至少之一中，施加给所述第三晶体管和所述第四晶体管的电源电压周期性地切换。3.根据权利要求1所述的栅极驱动电路，其中所述第一晶体管包括连接至所述第一控制节点的栅极、连接至第一电源节点的第一电极、以及连接至所述第一输出节点的第二电极，所述第二晶体管包括连接至所述第二控制节点的栅极、连接至所述第一输出节点的第一电极、以及连接至第二电源节点的第二电极，其中施加给所述第一电源节点和所述第二电源节点的电压以预定时间间隔在栅极驱动电压和栅极基准电压之间切换。4.根据权利要求3所述的栅极驱动电路，其中所述栅极驱动电压在所述第一单位时间被施加给所述第一电源节点，所述栅极基准电压在所述第二单位时间被施加给所述第一电源节点，所述栅极基准电压在所述第一单位时间被施加给所述第二电源节点，所述栅极驱动电压在所述第二单位时间被施加给所述第二电源节点，2CN115602122A权利要求书2/7页在所述第一单位时间，所述第一晶体管用作上拉晶体管并且所述第二晶体管用作下拉晶体管，在所述第二单位时间，所述第二晶体管用作上拉晶体管并且所述第一晶体管用作下拉晶体管。5.根据权利要求1所述的栅极驱动电路，其中所述激活时钟包括在单位时间期间在高电压和低电压之间摆动的多个脉冲，所述失活时钟在所述单位时间期间保持在所述低电压。6.根据权利要求5所述的栅极驱动电路，其中所述第一控制器包括：第一Q逻辑生成单元，所述第一Q逻辑生成单元被配置为通过在所述第一单位时间对所述第一控制节点充电，控制所述第一控制节点用作所述