栅极驱动电路以及包括栅极驱动电路的显示装置.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115909978A(43)申请公布日2023.04.04(21)申请号202211014873.9(22)申请日2022.08.23(30)优先权数据10-2021-01300082021.09.30KR10-2021-01824532021.12.20KR(71)申请人乐金显示有限公司地址韩国首尔(72)发明人刘载星朴帝薰(74)专利代理机构北京律诚同业知识产权代理有限公司11006专利代理师徐金国(51)Int.Cl.G09G3/3266(2016.01)权利要求书5页说明书14页附图11页(54)发明名称栅极驱动电路以及包括栅极驱动电路的显示装置(57)摘要公开一种栅极驱动电路以及包括栅极驱动电路的显示装置。所述栅极驱动电路包括：多个信号传输器，所述信号传输器接收起始脉冲、移位时钟、充电/放电时钟、反向偏置时钟、高电位驱动电压以及低电位基准电压，并且以级联结构连接，其中所述多个信号传输器的第N信号传输器包括：第一控制节点；第二控制节点；用于通过使用被输入所述反向偏置时钟的至少一个晶体管控制所述第一控制节点的充电和放电的第一控制器；用于控制所述第二控制节点的充电和放电的第二控制器；用于响应于所述第一控制节点和所述第二控制节点的电压输出进位脉冲的第一输出缓存器；以及用于输出栅极脉冲的第二输出缓存器，其中N是正整数。CN115909978ACN115909978A权利要求书1/5页1.一种栅极驱动电路，包括：多个信号传输器，所述信号传输器接收起始脉冲、移位时钟、充电/放电时钟、反向偏置时钟、高电位驱动电压以及低电位基准电压，并且以级联结构连接，其中所述多个信号传输器的第N信号传输器包括：第一控制节点；第二控制节点；第一控制器，所述第一控制器用于通过使用被输入所述反向偏置时钟的至少一个晶体管控制所述第一控制节点的充电和放电；用于控制所述第二控制节点的充电和放电的第二控制器；用于响应于所述第一控制节点和所述第二控制节点的电压输出进位脉冲的第一输出缓存器；以及用于输出栅极脉冲的第二输出缓存器，其中N是正整数。2.根据权利要求1所述的栅极驱动电路，其中所述充电/放电时钟包括：输入给第1‑1CLK节点的第一充电/放电时钟；第二充电/放电时钟，所述第二充电/放电时钟与所述第一充电/放电时钟反相地产生并且输入给第2‑1CLK节点，其中所述反向偏置时钟包括：输入给第1‑2CLK节点的第一反向偏置时钟；以及第二反向偏置时钟，所述第二反向偏置时钟与所述第一反向偏置时钟反相地产生并且输入给第2‑2CLK节点，其中所述移位时钟被输入给第三CLK节点，其中所述第一充电/放电时钟和所述第一反向偏置时钟是同相时钟，其中所述第二充电/放电时钟和所述第二反向偏置时钟是同相时钟。3.根据权利要求2所述的栅极驱动电路，其中所述第一充电/放电时钟和所述第二充电/放电时钟的每一个的高电压高于所述第一反向偏置时钟和所述第二反向偏置时钟的每一个的高电压，其中所述第一充电/放电时钟和所述第二充电/放电时钟的每一个的低电压高于所述第一反向偏置时钟和所述第二反向偏置时钟的每一个的低电压，其中所述第一充电/放电时钟和所述第二充电/放电时钟的每一个的高电压等于或高于所述移位时钟的高电压，其中所述第一充电/放电时钟和所述第二充电/放电时钟的每一个的低电压低于所述移位时钟的低电压。4.根据权利要求3所述的栅极驱动电路，其中所述移位时钟的低电压是第一低电位基准电压，所述移位时钟的高电压是第二高电位驱动电压，其中所述第一充电/放电时钟和所述第二充电/放电时钟的每一个的低电压是低于所述第一低电位基准电压的第二低电位基准电压，所述第一充电/放电时钟和所述第二充电/放电时钟的每一个的高电压是所述第二高电位驱动电压，其中所述第一反向偏置时钟和所述第二反向偏置时钟的每一个的低电压是低于所述第二低电位基准电压的第三低电位基准电压，所述第一反向偏置时钟和所述第二反向偏置2CN115909978A权利要求书2/5页时钟的每一个的高电压是低于所述第二高电位驱动电压的第一高电位驱动电压。5.根据权利要求2所述的栅极驱动电路，其中所述第一控制器包括至少第一晶体管、第二晶体管和第三晶体管，所述第一晶体管包括连接至所述第2‑1CLK节点的第一栅极、连接至所述第2‑2CLK节点的第二栅极、连接至VST节点的第一电极、以及连接至所述第一控制节点的第二电极，其中向所述VST节点输入所述起始脉冲或者在前信号传输器的第N‑1进位脉冲，所述第二晶体管包括连接至所述第1‑1CLK节点的第一栅极、连接至所述第1‑2CLK节点的第二栅极、连接至所述第一控制节点的第一电极、以及连接至第三节点的第二电极，所述第三晶体管包括连接至所述第二控制节点的第一栅极、连接至被施加第三