FinFET及其形成方法.pdf

(19)中华人民共和国国家知识产权局*CN103199010A*(12)发明专利申请(10)申请公布号(10)申请公布号CNCN103199010103199010A(43)申请公布日2013.07.10(21)申请号201210143581.5(22)申请日2012.05.09(30)优先权数据13/346,4112012.01.09US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹(72)发明人何嘉政陈自强林以唐张智胜(74)专利代理机构北京德恒律师事务所11306代理人陆鑫房岭梅(51)Int.Cl.H01L21/28(2006.01)H01L21/336(2006.01)H01L29/423(2006.01)H01L29/78(2006.01)权权利要求书2页利要求书2页说明书7页说明书7页附图9页附图9页(54)发明名称FinFET及其形成方法(57)摘要一种方法包括：在第一半导体鳍状件上形成包括栅电极的栅极堆叠件。栅电极包括位于第一半导体鳍状件的中部上方并且与其对准的部分。第二半导体鳍状件位于栅电极的一侧上，并且不延伸到栅电极下方。第一和第二半导体鳍状件相互间隔开并且相互平行。第一半导体鳍状件和第二半导体鳍状件的端部被蚀刻。执行外延，以形成外延区，其包括延伸到由第一半导体鳍状件的被蚀刻的第一端部留下的第一间隔中的第一部分、以及延伸到由被蚀刻的第二半导体鳍状件留下的第二间隔中的第二部分。在外延区中形成第一源极/漏极区。本发明还提供了一种FinFET及其形成方法。CN103199010ACN1039ACN103199010A权利要求书1/2页1.一种方法，包括：在第一半导体鳍状件的中部的侧壁上形成栅极电介质；在所述栅极电介质上方形成栅电极，其中，所述栅电极包括位于所述第一半导体鳍状件的中部上方并且与所述第一半导体鳍状件的中部对准的部分，其中，第二半导体鳍状件位于所述栅电极的第一侧上，并且不延伸到所述栅电极下方，并且其中，所述第一半导体鳍状件和所述第二半导体鳍状件相互间隔开并且相互平行；蚀刻所述第一半导体鳍状件的第一端部和所述第二半导体鳍状件；执行外延，以形成第一外延区，其中，所述外延区包括：第一部分，延伸到由经过蚀刻的所述第一半导体鳍状件的第一端部留下的第一间隔中；以及第二部分，延伸到由经过蚀刻的所述第二半导体鳍状件留下的第二间隔中，其中，所述第一部分和所述第二部分相互结合，以形成所述第一外延区；以及在所述第一外延区中形成第一源极/漏极区。2.根据权利要求1所述的方法，还包括：蚀刻第三半导体鳍状件和所述第一半导体鳍状件的第二端部，其中，所述第三半导体鳍状件位于与所述第一侧相对的所述栅电极的第二侧上，其中，所述第二半导体鳍状件和所述第三半导体鳍状件与平行于所述第一半导体鳍状件的直线对准，并且其中，所述第二半导体鳍状件和所述第三半导体鳍状件相互分离；在由经过蚀刻的所述第一半导体鳍状件的第二端部和经过蚀刻的所述第三半导体鳍状件留下的间隔中生长第二外延区；以及在所述第二外延区中形成第二源极/漏极区。3.根据权利要求2所述的方法，还包括：形成所述第一半导体鳍状件和所述第二半导体鳍状件包括：将半导体衬底凹进，以形成半导体带状件和位于所述半导体带状件之间的沟槽；填充所述沟槽，以在所述半导体衬底中形成浅沟槽隔离(STI)区；以及将所述STI区凹进，其中，所述半导体带状件位于所述STI区的顶面上方的部分形成所述第一半导体鳍状件、所述第二半导体鳍状件和所述第三半导体鳍状件，并且其中，所述第二半导体鳍状件和所述第三半导体鳍状件相互间隔开。4.根据权利要求1所述的方法，还包括：在形成所述栅极电介质和所述栅电极的步骤之前，蚀刻附加半导体鳍状件的中部，以将所述附加半导体鳍状件分为两部分，其中，所述附加半导体鳍状件的剩余部分形成所述第二半导体鳍状件。5.根据权利要求4所述的方法，其中，所述第一半导体鳍状件和所述附加半导体鳍状件具有基本相同的长度。6.根据权利要求4所述的方法，其中，在蚀刻所述附加半导体鳍状件的步骤期间，所述第一半导体鳍状件被蚀刻掩模覆盖。7.根据权利要求1所述的方法，其中，所述栅极电介质和所述栅电极延伸在多个半导体鳍状件的顶面和侧壁上方。8.根据权利要求1所述的方法，其中，所述第一半导体鳍状件和位于所述第一半导体鳍状件下面的半导体衬底由相同材料形成。2CN103199010A权利要求书2/2页9.一种方法，包括：提供一种结构，所述结构包括：半导体衬底；隔离区，位于所述半导体衬底的表面上；第一半导体鳍状件和第二半导体鳍状件，位于所述隔离区上方并且相互平行；以及第一半导体带状件和第二半导体带状件，分别位于所述第一半导体鳍状件和所述第二半导体鳍状件下面并且分别与所述第一半导体鳍状件和所述第二半导体鳍状件对准，其中，所述第一半导