沟槽型肖特基二极管的结构及制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号(10)申请公布号CNCN104051260104051260A(43)申请公布日2014.09.17(21)申请号201310082260.3(22)申请日2013.03.15(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人邵向荣韩健李宏伟(74)专利代理机构上海浦一知识产权代理有限公司31211代理人刘昌荣(51)Int.Cl.H01L21/329(2006.01)H01L29/872(2006.01)H01L29/06(2006.01)权权利要求书1页利要求书1页说明书2页说明书2页附图4页附图4页(54)发明名称沟槽型肖特基二极管的结构及制作方法(57)摘要本发明公开了一种沟槽型肖特基二极管的制作方法，该方法在外延生长后，溅射粘附层前，进行步骤：1）在外延层上刻蚀沟槽和外围终端区域；2）生长二氧化硅层；3）淀积多晶硅，填满沟槽；4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；5）淀积二氧化硅介质层；6）除去沟槽上方多余的二氧化硅，仅外围终端区域保留一层二氧化硅介质层。本发明还公开了用上述方法制作的肖特基二极管的结构。本发明利用CMP工艺，实现了两层光罩的沟槽型肖特基二极管，不仅降低了生产成本，还提高了肖特基接触区域硅表面的平整度，避免了氧化层刻蚀后在沟槽内造成凹陷，以及由此导致的金属填充不良及尖端放电等不利于器件反向漏电性能的现象。CN104051260ACN104526ACN104051260A权利要求书1/1页1.沟槽型肖特基二极管的制作方法，其特征在于，在完成外延层的生长后，溅射粘附层及淀积金属层前，包括有以下步骤：1）在外延层上刻蚀出沟槽和外围终端区域；2）生长一层二氧化硅；3）淀积多晶硅，完全填充沟槽内部；4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；5）淀积二氧化硅介质层；6）除去沟槽上方多余的二氧化硅，仅在外围终端区域保留一层二氧化硅介质层。2.根据权利要求1所述的方法，其特征在于，步骤1），所述外围终端区域呈长沟槽形。3.根据权利要求1所述的方法，其特征在于，步骤2），采用热氧化工艺生长二氧化硅。4.根据权利要求3所述的方法，其特征在于，步骤2），二氧化硅的厚度为。5.根据权利要求1所述的方法，其特征在于，步骤3），淀积的多晶硅的厚度为6000～。6.根据权利要求1所述的方法，其特征在于，步骤4），采用干法回刻多晶硅。7.根据权利要求1所述的方法，其特征在于，步骤5），二氧化硅介质层的厚度为2000～。8.根据权利要求1所述的方法，其特征在于，步骤6），采用化学机械抛光工艺研磨掉沟槽上方多余的二氧化硅。9.用权利要求1至8任何一种方法制作的沟槽型肖特基二极管的结构，其特征在于，外围终端区域侧壁的两层二氧化硅层和一层多晶硅层与外延层上表面齐平。2CN104051260A说明书1/2页沟槽型肖特基二极管的结构及制作方法技术领域[0001]本发明涉及半导体集成电路制造领域，特别是涉及一种沟槽型肖特基二极管的结构及其制作工艺方法。背景技术[0002]在半导体集成电路中，目前比较典型的是三层光罩的沟槽型肖特基二极管，第一层光罩定义器件单元尺寸，第二层光罩遮蔽终端区域，定义器件接触区域，第三层光罩定义器件金属阳极，其具体结构如图1所示。[0003]这种沟槽型肖特基二极管是利用多数载流子导电的器件，不存在少数载流子寿命和反向恢复的问题，因此开关速度特别快。同时由于肖特基势垒高度的优势，更适用于低导通压降、高频整流的应用。[0004]要实现这种肖特基二极管，需要通过光刻工艺对肖特基区域进行曝光、显影步骤，同时遮蔽终端区域；再通过选择性干法刻蚀的方法，将肖特基区域的介质层移除。由于现有的干法刻蚀二氧化硅的工艺会因为过刻蚀，导致沟槽内热氧界面低于多晶硅及硅表面，并进而容易导致尖端放电，影响器件的反向漏电性能。发明内容[0005]本发明要解决的技术问题之一是提供一种沟槽型肖特基二极管的制作方法，它可以优化肖特基接触区域硅表面的平整度，并可以少用一层光罩。[0006]为解决上述技术问题，本发明的沟槽型肖特基二极管的制作方法，在完成外延层的生长后，溅射粘附层及淀积金属层前，包括有以下步骤：[0007]1）在外延层上刻蚀出沟槽和外围终端区域；[0008]2）生长一层二氧化硅；[0009]3）淀积多晶硅，完全填充沟槽内部；[0010]4）回刻多晶硅，仅保留沟槽内部和外围终端区域侧壁的多晶硅；[0011]5）淀积二氧化硅介质层；[0012]6）除去沟槽上方多余的二氧化硅，仅在外围终端区域保留一层二氧化硅介质层。[0013]本发明要解决的技术问题之二是提供用上述方法制作的