预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共11页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105742197A(43)申请公布日2016.07.06(21)申请号201610140208.2(22)申请日2016.03.11(71)申请人武汉新芯集成电路制造有限公司地址430205湖北省武汉市东湖开发区高新四路18号(72)发明人胡思平朱继锋董金文严孟(74)专利代理机构上海申新律师事务所31272代理人俞涤炯(51)Int.Cl.H01L21/60(2006.01)权利要求书1页说明书4页附图5页(54)发明名称一种键合晶圆结构及其制备方法(57)摘要本发明涉及半导体制造技术领域,尤其涉及一种键合晶圆结构及其制备方法,通过于UTS结构上方保留挡光金属层来加强UTS结构的可靠性,以防止UTS结构上方阻挡层的不够带来的可靠性问题,无需增加额外的光罩即可实现,为UTS结构在三维集成的更广泛应用打下基础。CN105742197ACN105742197A权利要求书1/1页1.一种键合晶圆结构,其特征在于,包括:键合晶圆,所述键合晶圆设置有互不接触的第一金属层和第二金属层,且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠;UTS结构,设置于所述键合晶圆中以将所述第一金属层和所述第二金属层均予以电连接;阻挡层,设置于所述键合晶圆之上,且将所述UTS结构的上表面予以覆盖;第一氧化层,设置于所述阻挡层之上;挡光金属层,设置于所述第一氧化层之上;第二氧化层,设置于所述第一氧化层之上且将所述挡光金属层予以包覆。2.如权利要求1所述的键合晶圆结构,其特征在于,所述键合晶圆包括第一晶圆和第二晶圆,所述第一晶圆包括第一衬底和第一BEOL介质层;所述第二晶圆包括第二衬底和第二BEOL介质层,且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面;其中,所述第一金属层位于所述第一BEOL介质层内,所述第二金属层位于所述第二BEOL介质层内。3.如权利要求1所述的键合晶圆结构,其特征在于,所述阻挡层为氮化硅。4.如权利要求1所述的键合晶圆结构,其特征在于,所述第一氧化层和所述第二氧化层均为二氧化硅。5.如权利要求1所述的键合晶圆结构,其特征在于,所述挡光金属层为铝或钨。6.一种键合晶圆结构的制备方法,其特征在于,包括:步骤S1,提供一键合晶圆,所述键合晶圆设置有互不接触的第一金属层和第二金属层,且所述第一金属层和所述第二金属层在同一水平面上的垂直投影互不重叠或仅部分重叠;步骤S2,刻蚀位于所述第一金属层和所述第二金属层之上的所述键合晶圆,以形成将所述第一金属层的部分表面和所述第二金属层的部分表面均予以暴露的互连硅穿孔;步骤S3,于所述互连硅穿孔中填充金属后,形成将所述第一金属层和所述第二金属层均予以电连接的UTS结构;步骤S4,于所述键合晶圆的上表面制备阻挡层以将所述UTS结构的上表面予以覆盖;步骤S5,于所述阻挡层之上形成第一氧化层后,于所述第一氧化层之上形成挡光金属层;步骤S6,继续于所述第一氧化层之上形成第二氧化层以将所述挡光金属层予以包覆。7.如权利要求6所述的键合晶圆结构的制备方法,其特征在于,所述键合晶圆包括第一晶圆和第二晶圆,所述第一晶圆包括第一衬底和第一BEOL介质层;所述第二晶圆包括第二衬底和第二BEOL介质层,且所述第一BEOL介质层覆盖所述第二BEOL介质层的上表面;其中,所述第一金属层位于所述第一BEOL介质层内,所述第二金属层位于所述第二BEOL介质层内。8.如权利要求6所述的键合晶圆结构的制备方法,其特征在于,所述阻挡层为氮化硅。9.如权利要求6所述的键合晶圆结构的制备方法,其特征在于,所述第一氧化层和所述第二氧化层均为二氧化硅。10.如权利要求6所述的键合晶圆结构的制备方法,其特征在于,所述挡光金属层为铝或钨。2CN105742197A说明书1/4页一种键合晶圆结构及其制备方法技术领域[0001]本发明涉及半导体制造技术领域,尤其涉及一种键合晶圆结构及其制备方法。背景技术[0002]随着电子设备及存储器朝着小型化和薄型化发展,对芯片的体积和厚度也有了更高的要求。晶圆的三维集成是在保持现有技术节点的同时提高芯片性能的解决方案,这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起,这种集成在保持芯片体积的同时提高了芯片的性能;同时缩短了功能芯片之间的金属互连,使得发热、功耗、延迟大幅度减少;并大幅度提高了功能模块之间的带宽,从而在保持现有技术节点的同时提高了芯片的性能。[0003]堆叠(Stacking)技术在当前晶圆的三维集成工艺中已占据重要地位,UTS(UltraThinStacking,超薄堆叠)结构作为堆叠结构的连接单元的工艺也广泛应用于半导体相关生产当中。当前日趋复杂和高集成度的工艺也对UTS