叠层式封装体结构.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107452705A(43)申请公布日2017.12.08(21)申请号201610957124.8(22)申请日2016.11.03(30)优先权数据62/343,6072016.05.31US15/228,9222016.08.04US(71)申请人台湾积体电路制造股份有限公司地址中国台湾新竹科学工业园区新竹市力行六路八号(72)发明人余振华刘重希林修任郭炫廷黄贵伟郑明达陈威宇谢静华(74)专利代理机构南京正联知识产权代理有限公司32243代理人顾伯兴(51)Int.Cl.H01L23/498(2006.01)权利要求书1页说明书7页附图13页(54)发明名称叠层式封装体结构(57)摘要一种叠层式封装体结构包括第一封装体与第二封装体。所述第二封装体通过一个连接件或更多个连接件耦接至所述第一封装体。环氧助焊剂残留物环绕连接件且与连接件连接。一种叠层式封装体结构的形成方法包括提供具有第一连接垫的第一封装体，并提供具有相对应的第二连接垫的第二封装体。将焊膏印在各第一连接垫上。环氧助焊剂印在各焊膏上。将第一连接垫对齐第二连接垫并将所述第一封装体与所述第二封装体压合在一起。回焊所述焊膏，以将第一连接垫连接至第二连接垫，并将环氧助焊剂残留物留在各连接件的周围。CN107452705ACN107452705A权利要求书1/1页1.一种叠层式封装体结构，其特征在于，包括：第一封装体；第二封装体，通过一个连接件或更多个连接件耦接至所述第一封装体：以及环氧系树脂，环绕所述一个连接件或所述更多个连接件，且所述环氧系树脂与所述一个连接件或所述更多个连接件接触。2CN107452705A说明书1/7页叠层式封装体结构技术领域[0001]本发明实施例涉及一种叠层式封装体结构。背景技术[0002]自从集成电路(integratedcircuit，IC)发明以来，由于各种电子构件(例如是晶体管、二极管、电阻器、电容器等)的集成密度持续改进，半导体产业已经历了快速成长。在大多数情况下，这种集成密度的改进来自最小特征尺寸(minimumfeaturesize)的一再减少，以允许更多的构件可以集成在一定的面积中。[0003]这些集成度的改进本质上是二维(two-dimensional，2D)的，而由集成构件所占有的体积基本上是位于半导体芯片的表面上。尽管在光刻上显注的进步使得2DIC的形成有相当大幅度的改善，然而在二维中仍有其密度上的物理极限。所述极限之一是制造所述构件所需的最小尺寸。另外，当更多组件被放置在单一芯片或单一晶粒中，则需要更复杂的设计。[0004]在试图进一步提升电路密度时，已研究出三维集成电路(three-dimensionalintegratedcircuits，3DICs)。在典型的3DIC的形成过程中，可将两个芯片接合在一起，并在各芯片与基板上的接触垫之间形成电性连接。举例来说，两个芯片的接合可通过一芯片附着在另一芯片的顶部上而实现。此叠层芯片可随后被接合在载板上，并通过导线(wirebonds)将各芯片上的接触垫(contactpads)电性耦接至载板上的接触垫。然而，载板需大于所述芯片以便进行导线接合。近来试图聚焦在倒装内连线(flip-chipinterconnections)以及导电球/凸块的使用，以形成芯片与下部基板之间的连线，藉此在相对小的封装体中达到高布线密度(high-wiringdensity)。传统的芯片叠层使用焊点，其包括焊料(solder)、助焊剂(flux)以及底胶(underfill)。所有这些工艺衍生间距(pitch)、焊点高度(jointheight)以及助焊剂残留物(fluxresidue)的问题与限制。发明内容[0005]本发明实施例提供一种叠层式封装体结构包括第一封装体、第二封装体以及环氧系树脂。第二封装体通过一个连接件或更多个连接件耦接至所述第一封装体。环氧系树脂环绕所述一个连接件或所述更多个连接件，且所述环氧系树脂与所述一个连接件或所述更多个连接件接触。附图说明[0006]图1至图6为依照一些实施例的一种叠层式封装体结构的构件在接合上封装体与下封装体的各种阶段的剖面示意图；[0007]图7A至图8B为依照一些实施例的一种叠层式封装体结构的构件的平面图；[0008]图9为依照一些实施例的一种晶圆上的叠层式封装体结构及其单体化的剖面示意图。3CN107452705A说明书2/7页具体实施方式[0009]以下揭示内容提供用于实施所提供的目标的不同特征的许多不同实施例或实例。以下所描述的构件及位的具体实例是为了以简化的方式传达本发明为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第二特征上方或在第二特征上形成