预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共32页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108494371A(43)申请公布日2018.09.04(21)申请号201810725305.7(22)申请日2018.07.04(71)申请人珠海市一微半导体有限公司地址519000广东省珠海市横琴新区宝华路6号105室-514(72)发明人杨秋平(51)Int.Cl.H03F1/30(2006.01)H03F3/45(2006.01)权利要求书6页说明书20页附图5页(54)发明名称一种放大器输入失调电压的自动校正电路及校正方法(57)摘要本发明公开一种放大器输入失调电压的自动校正电路及其校正方法,所述自动校正电路先通过比较器自身失调电压校正来完成辅助校正,再对放大器内部的MOS管输入级校正电路中MOS管的宽长比进行调整,从而实现整个放大器的输入失调电压的校正,相对于现有技术,本发明对放大器的差分输入级进行修改,使得输入差分MOS管对的等效宽长比可以由数字控制码值所控制,而不是通过补偿放大器的输出电压数值方式来纠正放大器的输入级的失调电压,也不需要一个不断调整的模拟电压就完成对全差分放大器失调电压的校正,当校正结束后可保留所获得的相应数字控制码值以提高后续放大器工作的精度,而停止数字校正控制电路的辅助校正,节省功耗。CN108494371ACN108494371A权利要求书1/6页1.一种放大器输入失调电压的自动校正电路,其特征在于,所述自动校正电路包括放大器信号源选择电路、放大器电路、比较器信号源选择电路、比较器和数字校正控制电路;数字校正控制电路,包括与比较器信号源选择电路连接的比较器使能端、第一辅助校正控制编码信号端和第二辅助校正控制编码信号端,用于在比较器失调校正使能作用下,根据比较器的输出信号调整第一辅助校正控制编码信号端输出的第一辅助校正控制编码信号和第二辅助校正控制编码信号端输出的第二辅助校正控制编码信号,以抵消比较器自身的失调电压;数字校正控制电路还包括与放大器信号源选择电路相连接的放大器失调校正使能端、第一校正控制编码信号端和第二校正控制编码信号端,用于在完成比较器的失调电压校正后,结合比较器信号源选择电路和放大器信号源选择电路共同作用,并根据比较器的输出信号调整第一校正控制编码信号端输出的第一校正控制编码信号和第二校正控制编码信号端输出的第二校正控制编码信号,以实现在放大器电路的输入级抵消放大器失调电压;放大器信号源选择电路,用于在校正放大器的过程中根据所述放大器失调校正使能端的校正使能信号为放大器电路输入待校正信号;放大器电路,是带有反馈环路的放大器,而放大器包括MOS管输入级校正电路,用于在数字校正控制电路输出的所述第一校正控制编码信号和所述第二校正控制编码信号的调节作用下,通过改变MOS管输入级校正电路中并联的MOS管阵列的导通情况,以在输入级引入补偿电压抵消所述放大器的失调电压;比较器信号源选择电路,用于在校正比较器的过程中根据所述比较器失调校正使能端的校正使能信号为比较器输入待校正信号,并在完成比较器的失调电压校正后控制放大器电路的输出信号进入比较器;比较器,用于根据所述数字校正控制电路输出的所述第一辅助校正控制编码信号和所述第二辅助校正控制编码信号调节比较器内置的可调电容的电荷泄放速度,并产生比较判断结果;其中,所述第一辅助校正控制编码信号和所述第二辅助校正控制编码信号是校正比较器本身失调电压过程中产生的一对互补的n位二进制数组,即其中一个n位二进制数组增加一个预置数值,另一个n位二进制数组则减小相同的预置数值;所述第一辅助校正控制编码信号端和所述第二辅助校正控制编码信号端都是n位总线,n为整数;所述第一校正控制编码信号和所述第二校正控制编码信号是校正放大器失调电压过程中产生的一对互补的m位二进制数组,即其中一个m位二进制数组增加一个预置数值,另一个m位二进制数组则减小相同的预置数值;所述m位二进制数组是按照二进制权重依次增加的;所述第一校正控制编码信号端和所述第二校正控制编码信号端都是m位总线,m为整数。2.根据权利要求1所述自动校正电路,其特征在于,所述MOS管输入级校正电路包括第一校正MOS管阵列、第二校正MOS管阵列、第一零MOS管、第二零MOS管、级联负载电路和电流源;所述第一零MOS管的栅极连接所述放大器的正输入端,所述第二零MOS管的栅极连接所述放大器的负输入端,所述第一零MOS管和所述第二零MOS管的漏极分别与所述级联负载电路的两个输入端相连接,所述第一零MOS管和所述第二零MOS管的源极与所述电流源相连2CN108494371A权利要求书2/6页接,使得所述第一零MOS管和所述第二零MOS管构成差分对;其中所述第一零MOS管和所述第二零MOS管的尺寸大小相同;所述第一校正MOS管阵列与所述第一