时钟树合成方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110658885A(43)申请公布日2020.01.07(21)申请号201810688428.8(22)申请日2018.06.28(71)申请人瑞昱半导体股份有限公司地址中国台湾新竹(72)发明人刘恩诚蔡宜青张云智(74)专利代理机构北京康信知识产权代理有限责任公司11240代理人梁丽超刘瑞贤(51)Int.Cl.G06F1/04(2006.01)权利要求书1页说明书4页附图5页(54)发明名称时钟树合成方法(57)摘要本发明公开了一种时钟树合成方法，包含：决定一时钟单元的一驱动力；根据该驱动力决定对应该时钟单元的一保留空间；生成该时钟单元及该保留空间，其中该保留空间与该时钟单元相邻；在该保留空间中设置一去耦合电容充填单元，其中该去耦合电容充填单元的面积和/或电容值与该驱动力有关；以及固定该时钟单元的属性及该去耦合电容充填单元的属性。CN110658885ACN110658885A权利要求书1/1页1.一种时钟树合成方法，包含：选取一时钟单元；为该时钟单元设定一保留余量；执行时钟树合成以生成该时钟单元及紧邻该时钟单元的一保留空间，其中该保留空间的大小对应该保留余量；在该保留空间中设置一去耦合电容充填单元，其中该去耦合电容充填单元的面积和/或电容值与该保留余量有关；以及固定该时钟单元的属性及该去耦合电容充填单元的属性。2.如权利要求1所述的方法，其中，该保留余量根据该时钟单元的一驱动力而设定。3.如权利要求2所述的方法，其中，当该驱动力愈强，该保留余量愈大，而当该驱动力愈弱，该保留余量愈小。4.如权利要求1所述的方法，其中，设置该去耦合电容充填单元的步骤包含：在该时钟单元及该保留空间以外的区域填入多个充填单元；移除该保留余量；在该保留空间填入该去耦合电容充填单元；以及移除所述多个充填单元。5.如权利要求1所述的方法，还包含：在该时钟单元的属性及该去耦合电容充填单元的属性被固定后进行绕线及最佳化；于绕线后填入多个充填单元。6.一种时钟树合成方法，包含：决定一时钟单元的一驱动力；根据该驱动力决定对应该时钟单元的一保留空间；生成该时钟单元及该保留空间，其中该保留空间与该时钟单元相邻；在该保留空间中设置一去耦合电容充填单元，其中该去耦合电容充填单元的面积和/或电容值与该驱动力有关；以及固定该时钟单元的属性及该去耦合电容充填单元的属性。7.如权利要求6所述的方法，其中，当该驱动力愈强，该保留空间及该去耦合电容充填单元愈大，而当该驱动力愈弱，该保留空间及该去耦合电容充填单元愈小。8.如权利要求6所述的方法，其中，设置该去耦合电容充填单元的步骤包含：在该时钟单元及该保留空间以外的区域填入多个充填单元；在该保留空间填入该去耦合电容充填单元；以及移除所述多个充填单元。9.如权利要求6所述的方法，还包含：在该时钟单元的属性及该去耦合电容充填单元的属性被固定后进行绕线及最佳化；于绕线后填入多个充填单元。2CN110658885A说明书1/4页时钟树合成方法技术领域[0001]本发明是关于时钟树(clocktree)，尤其是关于时钟树合成方法。背景技术[0002]时钟树常见于现今的集成电路中，图1为习知电路布局的示意图，其中包含两个时钟树──时钟树112及时钟树122。时钟树112由多个时钟单元(clockcell)115构成，时钟树122由多个时钟单元125构成。一个时钟单元例如是一个反相器或是一个缓冲器(buffer)。时钟树112电连接锁相回路110，锁相回路110通过时钟树112将时钟提供给暂存器132及暂存器134。时钟树122电连接锁相回路120，锁相回路120通过时钟树122将时钟提供给暂存器136及暂存器138。逻辑电路140耦接于暂存器132及暂存器134之间，并且在两者之间形成数据路径。电路中还包含模拟电路150、记忆体160及输出/输入电路170等元件。为了简洁起见，图1中没有绘示模拟电路150、记忆体160及输出/输入电路170与其他元件之间的绕线。[0003]时钟树合成之前包括版面规划(floorplan)及放置最佳化(placementoptimization)的步骤。版面规划指的是安排各元件的位置。放置最佳化指的是数据路径最佳化。因为随着制程的进步，多晶体(polycrystal)的宽度愈来愈小，所以当驱动力(drivingstrength)强的时钟单元聚集时可能会有电迁移(electro-migration)效应。再者，因为当晶片速度愈来愈快，亦即切换速率(togglerate)愈高时，时钟单元会有更高的功耗，所以在电路设计上还需要考虑供电电压下降(IRdrop)的问题。鉴于以上的考量，在安排时钟单元时会避免时钟单元过于接近，以降低电路无法