阵列基板及其制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110941126A(43)申请公布日2020.03.31(21)申请号201911370884.9(22)申请日2019.12.27(71)申请人TCL华星光电技术有限公司地址518132广东省深圳市光明新区塘明大道9-2号(72)发明人余佳佳(74)专利代理机构深圳紫藤知识产权代理有限公司44570代理人吕姝娟(51)Int.Cl.G02F1/1362(2006.01)G02F1/1368(2006.01)G02F1/1343(2006.01)H01L27/12(2006.01)H01L21/84(2006.01)权利要求书2页说明书8页附图6页(54)发明名称阵列基板及其制作方法(57)摘要本申请提出了一种阵列基板及其制作方法，该包括衬底、位于该衬底上的驱动电路层、位于该驱动电路层上的像素电极层，该像素电极层通过第一过孔与该驱动电路层电连接；该像素电极层还包括位于该第一过孔内的至少一第二过孔，该第二过孔使部分该驱动电路层裸露。本申请通过在第一过孔内形成至少一个第二过孔，使得残留在该第一过孔内的含氟气体从该第二过孔内溢出，避免了像素电极层出现气泡的技术问题，提高了像素电极层与源/漏极的接触效果。CN110941126ACN110941126A权利要求书1/2页1.一种阵列基板，其特征在于，包括衬底、位于所述衬底上的驱动电路层、位于所述驱动电路层上的像素电极层，所述像素电极层通过第一过孔与所述驱动电路层电连接；其中，所述像素电极层还包括位于所述第一过孔内的至少一第二过孔，所述第二过孔使部分所述驱动电路层裸露。2.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路层包括栅极层和源漏极层；所述栅极层包括多条扫描线和栅极，所述源漏极层包括源/漏极和与所述扫描线垂直设置的多条数据线；所述阵列基板还包括位于所述源漏极层与所述像素电极之间的第一绝缘层，所述第一过孔位于所述第一绝缘层上；所述像素电极层通过第一过孔与所述源/漏极电连接。3.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括由多条所述扫描线及多条所述数据线分割而成的多个驱动区；所述驱动区包括像素发光区和像素非发光区；其中，所述第二过孔位于所述像素非发光区。4.根据权利要求3所述的阵列基板，其特征在于，所述像素电极层包括位于所述像素发光区的第一像素区和位于所述像素非发光区的第二像素区，所述第一像素区内的像素电极通过所述第二像素区内的像素电极与所述驱动电路层电连接；所述第一像素区内设置有第一主干电极、与所述第一主干电极垂直设置的第二主干电极、及与所述第一主干电极或所述第二主干电极电连接的多条分支电极；其中，所述第一主干电极或/和所述第二主干电极上还设置有多个第三过孔，所述第三过孔的孔径与所述第二过孔的孔径相等。5.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括靠近所述第一过孔设置的多个第四过孔；其中，所述第四过孔贯穿所述像素电极层及所述第一绝缘层，所述第四过孔使部分所述源/漏极裸露。6.一种阵列基板的制作方法，其特征在于，包括：在衬底上形成驱动电路层；在所述驱动电路层上形成第一绝缘层；在所述第一绝缘层上形成第一过孔，以使所述驱动电路层的第一部分裸露；在所述第一绝缘层上形成像素电极层，以使所述像素电极层通过所述第一过孔与所述驱动电路层电连接；在所述像素电极层中所述第一过孔对应的区域形成第二过孔，以使所述像素电极层的第二部分裸露。7.根据权利要求6所述的阵列基板的制作方法，其特征在于，在衬底上形成驱动电路层的步骤包括：在所述衬底上形成栅极层；在所述栅极层上形成源漏极层；或者2CN110941126A权利要求书2/2页在所述衬底上形成源漏极层；在所述源漏极层上形成栅极层；其中，所述栅极层包括多条扫描线和栅极，所述源漏极层包括源/漏极和与所述扫描线垂直设置的多条数据线；所述阵列基板还包括位于所述源漏极层与所述像素电极之间的第一绝缘层，所述第一过孔位于所述第一绝缘层上；所述像素电极层通过第一过孔与所述源/漏极电连接。8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述阵列基板包括由多条所述扫描线及多条所述数据线分割而成的多个驱动区；所述驱动区包括像素发光区和像素非发光区；其中，所述第二过孔位于所述像素非发光区。9.根据权利要求8所述的阵列基板的制作方法，其特征在于，在所述第一绝缘层上形成像素电极层的步骤包括：在所述第一绝缘层上形成一像素电极薄膜；所述像素电极薄膜经第一次图案化处理使所述像素电极薄膜形成包括位于所述像素发光区的第一像素区和位于所述像素非发光区的第二像素区的像素电极层；在所述第一像素区内的像素电极上形成多个第三过孔；其中，所述第一像素区内设置有第一主干电极、与所述第一