一种降低封装芯片IO接口损伤的方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112309965A(43)申请公布日2021.02.02(21)申请号202011136933.5(22)申请日2020.10.22(71)申请人广东佛智芯微电子技术研究有限公司地址528225广东省佛山市南海区狮山镇南海软件科技园内佛高科技智库中心A座科研楼A107室申请人广东芯华微电子技术有限公司(72)发明人环珣杨斌(74)专利代理机构广州鼎贤知识产权代理有限公司44502代理人刘莉梅(51)Int.Cl.H01L21/768(2006.01)H01L21/56(2006.01)权利要求书1页说明书4页附图4页(54)发明名称一种降低封装芯片IO接口损伤的方法(57)摘要本发明公开一种降低封装芯片IO接口损伤的方法，制作芯片封装体，依次对所述芯片封装体正对芯片IO接口的位置进行激光开孔和干蚀刻处理，使所述芯片IO接口外露，然后将所述芯片IO接口电性引出。本发明对芯片封装体正对芯片IO接口的位置先采用激光开孔处理，再对残留的覆盖芯片IO接口的材料进行干蚀刻处理，使芯片IO接口外露，不但提高了封装芯片的生产效率，同时有效降低了芯片IO接口损伤，提高了封装芯片的良率。CN112309965ACN112309965A权利要求书1/1页1.一种降低封装芯片IO接口损伤的方法，其特征在于，制作芯片封装体，依次对所述芯片封装体正对芯片IO接口的位置进行激光开孔和干蚀刻处理，使所述芯片IO接口外露，然后将所述芯片IO接口电性引出。2.根据权利要求1所述的降低封装芯片IO接口损伤的方法，其特征在于，包括以下步骤：S10a、提供芯片和载板，将芯片正面朝向所述载板并贴于所述载板上，然后进行塑封；S10b、拆键合，然后在键合面贴覆介电层，制得芯片封装体；S10c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分介电层，然后对残留的所述介电层进行干蚀刻处理，使所述芯片IO接口外露；S10d、将所述芯片IO接口电性引出。3.根据权利要求1所述的降低封装芯片IO接口损伤的方法，其特征在于，包括以下步骤：S20a、提供芯片和载板，将芯片背面朝向所述载板并贴于所述载板上，然后进行塑封，形成包覆所述芯片的塑封层；S20b、对所述塑封层进行研磨减薄处理，然后贴覆介电层，制得芯片封装体；S20c、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述介电层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分介电层，然后对残留的所述介电层进行干蚀刻处理，使所述芯片IO接口外露；S20d、将所述芯片IO接口电性引出。4.根据权利要求2或3任一项所述的降低封装芯片IO接口损伤的方法，其特征在于，根据激光开孔速度控制激光开孔时间，使残留的覆盖所述芯片IO接口的所述介电层的厚度为1～2μm。5.根据权利要求1所述的降低封装芯片IO接口损伤的方法，其特征在于，包括以下步骤：S30a、提供芯片和载板，将芯片背面朝向所述载板并贴于所述载板上，然后进行塑封，形成包覆所述芯片的塑封层，制得芯片封装体；S30b、对所述芯片封装体的所述芯片IO接口进行定位处理，然后对所述塑封层正对芯片IO接口的位置进行激光开孔，残留覆盖所述芯片IO接口的部分塑封层，然后对残留的所述塑封层进行干蚀刻处理，使所述芯片IO接口外露；S30d、将所述芯片IO接口电性引出。6.根据权利要求5所述的降低封装芯片IO接口损伤的方法，其特征在于，根据激光开孔速度控制激光开孔时间，使残留的覆盖所述芯片IO接口的塑封层的厚度为1～2μm。2CN112309965A说明书1/4页一种降低封装芯片IO接口损伤的方法技术领域[0001]本发明涉及集成电路封装技术领域，具体涉及一种降低封装芯片IO接口损伤的方法。背景技术[0002]现有芯片封装结构的制备方法，主要包括以下步骤：制作芯片封装体；提供介电层，将所述介电层贴附于所述芯片封装体的正面；对介电层进行激光开孔处理，形成使所述芯片封装体的芯片IO接口外露的窗口，再制作种子层和重布线层，实现芯片IO接口与重布线层的电气连接。其中，对介电层进行激光开孔处理时，开孔效率高，但是难易精确控制激光开孔时间，容易损伤芯片IO接口，从而降低封装芯片的良率。[0003]其中，对于介电层的激光开孔处理，也可以采用干蚀刻来代替，通过干蚀刻形成使芯片IO接口的外露的孔位，但是干蚀刻在实际操作过程中存在蚀刻时间长的缺陷，严重影响封装芯片的生产效率。发明内容[0004]本发明的目的在于提供一种降低芯片IO接口损伤的方法，同时能提高使芯片IO接口外露的孔位的制作效率。[0005]为达此目的，本发明采用以下技术方案：[0006